特許
J-GLOBAL ID：202103015000190339

信号処理回路及び固体撮像素子

発明者：
後藤 正英

後藤 正英 について


出願人/特許権者：
日本放送協会

日本放送協会 について


代理人 (4件)： 杉村 憲司 ,  杉村 光嗣 ,  福尾 誠 ,  齋藤 恭一
公報種別：公開公報
出願番号（国際出願番号）：特願2020-007604
公開番号（公開出願番号）：特開2021-114741
出願日： 2020年01月21日
公開日（公表日）： 2021年08月05日
要約：
【課題】限られた数のカウンタを用いて、検出信号量に対して出力ビット及びダイナミックレンジを拡大することができる、信号処理回路及び固体撮像素子を提供する。【解決手段】検出対象の電荷量に対応する電圧検出ノードと、電圧検出ノードをリセット電圧とするリセット手段と、前記電圧検出ノードの電圧としきい値電圧を比較するコンパレータとを有し、パルスを発生するパルス発生回路と、前記パルスをカウントするカウンタ回路とを備えた、信号処理回路において、前記電荷量の検出期間ごとに前記しきい値を制御し、前記しきい値の異なる検出期間の前記カウンタ回路の出力ビット信号を組み合わせて、前記カウンタ回路のビット数よりもビット数が拡張された出力を得ることを特徴とする。前記リセット電圧と前記しきい値電圧の差分電圧を、第1検出期間と第2検出期間で2の累乗の比とする。【選択図】図1
請求項（抜粋）：
検出対象の電荷量に対応する電圧検出ノードと、電圧検出ノードをリセット電圧とするリセット手段と、前記電圧検出ノードの電圧としきい値電圧を比較するコンパレータとを有し、パルスを発生するパルス発生回路と、 前記パルスをカウントするカウンタ回路とを備えた、信号処理回路において、 前記電荷量の検出期間ごとに前記しきい値を制御し、前記しきい値の異なる検出期間の前記カウンタ回路の出力ビットを組み合わせて、前記カウンタ回路のビット数よりもビット数が拡張された出力を得ることを特徴とする、信号処理回路。
IPC (4件)：
H04N 5/374 ,  H04N 5/335 ,  H01L 27/146 ,  H03M 1/60
FI (5件)：
H04N5/3745 500 ,  H04N5/335 500 ,  H01L27/146 A ,  H01L27/146 F ,  H03M1/60
Fターム (33件)：
4M118AA02 ,  4M118AA05 ,  4M118AB01 ,  4M118BA14 ,  4M118BA19 ,  4M118CA02 ,  4M118DD03 ,  4M118DD09 ,  4M118DD12 ,  4M118FA06 ,  4M118HA22 ,  4M118HA25 ,  5C024CX39 ,  5C024GX16 ,  5C024GY31 ,  5C024GY39 ,  5C024GY41 ,  5C024HX01 ,  5C024HX27 ,  5C024HX32 ,  5C024HX50 ,  5C024HX57 ,  5J022AA11 ,  5J022AA14 ,  5J022BA07 ,  5J022CD02 ,  5J022CE02 ,  5J022CE05 ,  5J022CF01 ,  5J022CF07 ,  5J022CF10 ,  5J022CG01 ,  5J022CG04
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM