特許
J-GLOBAL ID：202103018463705213
リセット回路
発明者：
,
出願人/特許権者：
代理人 (2件)：
伊東 忠重
, 伊東 忠彦
公報種別：特許公報
出願番号（国際出願番号）：特願2016-206286
公開番号（公開出願番号）：特開2018-067848
特許番号：特許第6795759号
出願日： 2016年10月20日
公開日（公表日）： 2018年04月26日
請求項（抜粋）：
【請求項1】リセット回路であって、
電源端子と、
グランド端子と、
第1の外部端子と、
第2の外部端子と、
前記電源端子に抵抗を介して接続される第3の外部端子と、
前記第1の外部端子と前記グランド端子との間に挿入される通常オン状態のスイッチ素子が強制的なリセットでオフとなることにより、前記第1の外部端子に外付けされる第1のキャパシタの電圧が第1の閾値に到達すると、出力信号のレベルを反転させる第1の内部回路と、
前記出力信号のレベルの反転に基づいて、前記第2の外部端子に外付けされる第2のキャパシタの電圧を変化させる第2の内部回路と、
前記出力信号のレベルの反転に基づいて、前記第3の外部端子から出力されるリセット信号のレベルを反転させ、前記第2のキャパシタの電圧が第2の閾値に到達すると、前記リセット信号のレベルを再び反転させる第3の内部回路とを備える、リセット回路。
IPC (3件)：
H03K 17/22 ( 200 6.01)
, H03K 5/153 ( 200 6.01)
, G06F 1/24 ( 200 6.01)
H03K 17/22 E
, H03K 5/153 W
, G06F 1/24 351
出願人引用 (5件)
全件表示
審査官引用 (2件)
前のページに戻る
