特許
J-GLOBAL ID：202103019812383489
インバータ装置
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (3件)：
山田 卓二
, 和田 充夫
, 岩木 宣憲
公報種別：特許公報
出願番号（国際出願番号）：特願2018-094017
公開番号（公開出願番号）：特開2019-201473
特許番号：特許第6973286号
出願日： 2018年05月15日
公開日（公表日）： 2019年11月21日
請求項（抜粋）：
【請求項1】 入力両端に入力される直流電圧を、第1及び第2の中間点及びフィルタ部を介して交流電圧に変換するインバータ装置であって、
前記入力両端の間に接続される、少なくとも4個のスイッチング素子の第1の直列回路と、
前記入力両端の間に接続される、少なくとも4個のスイッチング素子の第2の直列回路と、
前記第1の直列回路の少なくとも4個のスイッチング素子のうち、前記第1の中間点に接続された2個のスイッチング素子と並列に接続される第1のフライングキャパシタと、
前記第2の直列回路の少なくとも4個のスイッチング素子のうち、前記第2の中間点に接続された2個のスイッチング素子と並列に接続される第2のフライングキャパシタと、
前記第1の直列回路の少なくとも4個のスイッチング素子及び前記第2の直列回路の少なくとも4個のスイッチング素子をオン・オフ制御するための制御信号をそれぞれ発生して出力する制御信号発生回路とを備え、
前記第1の直列回路の少なくとも4個のスイッチング素子のうち、前記入力両端に直接に接続されず前記第1のフライングキャパシタに並列に接続される少なくとも2個のスイッチング素子の耐圧を、前記入力両端に直接に接続される少なくとも2個のスイッチング素子の耐圧よりも低くなるように設定し、
前記第2の直列回路の少なくとも4個のスイッチング素子のうち、前記入力両端に直接に接続されず前記第2のフライングキャパシタに並列に接続される少なくとも2個のスイッチング素子の耐圧を、前記入力両端に直接に接続される少なくとも2個のスイッチング素子の耐圧よりも低くなるように設定し、
一相の回路当たりのフライングキャパシタの数をkとしたときに、前記制御信号発生回路は、前記第1及び第2のフライングキャパシタに印加される電圧が前記直流電圧の(k+1)よりも低くなるように前記制御信号を発生することを特徴とするインバータ装置。
IPC (2件)：
H02M 7/483 ( 200 7.01)
, H02M 7/48 ( 200 7.01)
