特許

J-GLOBAL ID：202103020119509825

共振駆動回路を用いた低電力SRAMビットセル

発明者： ハフマン デイヴィッド エイ
出願人/特許権者： パワー ダウン セミコンダクター インコーポレイテッド
代理人 (9件)： 田中 伸一郎 ,  弟子丸 健 ,  ▲吉▼田 和彦 ,  大塚 文昭 ,  西島 孝喜 ,  須田 洋之 ,  上杉 浩 ,  近藤 直樹 ,  那須 威夫
公報種別：特許公報
出願番号（国際出願番号）：特願2018-504786
特許番号：特許第6797895号
出願日： 2016年07月26日
請求項（抜粋）：

【請求項1】 共振器出力リード上に共振出力信号を供給する共振回路と、 第1及び第2のデータ入力リード及び電力供給リードを含むSRAMセルと、 前記第1のデータ入力リード上の前記共振出力信号及び前記第2のデータ入力リード上の静的2進電圧を供給することによって前記SRAMセルに第1の値を記憶し、前記第2のデータ入力リード上の前記共振出力信号及び前記第1のデータ入力リード上の前記静的2進電圧を供給することによって前記SRAMセルに前記第1の値と反対の第2の値を記憶するための一組のスイッチと、 を備え、 前記共振出力信号及び前記静的2進電圧が前記第1及び第2のデータ入力リードへ付与された場合、前記SRAMセルは前記電力供給リード上のDC電圧を受ける、ことを特徴とする構造体。

IPC (2件)：

G11C 11/412 ( 200 6.01) ,  G11C 11/419 ( 200 6.01)

FI (2件)：

G11C 11/412 ,  G11C 11/419

引用特許：

審査官引用 (1件)

• メモリ回路
  公報種別：公開公報   出願番号：特願2005-036519   出願人：日本電信電話株式会社