組込みシステムにおける暗号プロセッサの物理攻撃に対する安全性評価

実施期間：2010 - 2013
実施機関 (1件)：
研究代表者： ( , 大学院情報科学研究科, 准教授 )
研究概要：

本研究は、物理攻撃の対象となる組込みシステムに実装された暗号モジュールの新たな安全性評価技術の確立を目的とする。日本側はボトムアップアプローチによる評価ボードや暗号回路の実装および実際の電力・電磁波波形の計測・評価を担当し、フランス側は主にトップダウンアプローチによるハイレベルなシミュレータと解析アルゴリズムの開発および評価を担当する。両国の研究チームが相互補完的に取り組むことで、暗号ソフトウェア・ハードウェアの設計初期段階における情報漏洩リスク評価手法の実現に貢献することが期待される。

, , , , ,