研課題
J-GLOBAL ID:202104003671162262  研究課題コード:12102061

高信頼プロセッサDARAのマイクロコントローラ構成の研究開発

実施期間:2012 - 2013
実施機関 (1件):
研究責任者: ( , 情報科学研究科, 准教授 )
研究概要:
高信頼割り込み構成を実現するため、カーネル・モジュールの形での実装、および、割り込み遅延の変化やモジュール・サイズの評価を行った。また、高信頼割り込み構成の実装は2種類を試み、それぞれのハードエラー耐性や前述の評価を行った。なお、当初は割り込みコントローラのハードウェア自体を改良する案を推進する予定であったが、遅延増加等の問題を許容すればカーネル・モジュールの形での実装も有効と考えたため、まずは、汎用性の高いこちらを優先して開発した。 これらの検討結果や実装結果はIEEE Symposium on Low-Power and High-Speed Chipsにおけるポスター発表、および、電子情報通信学会コンピュータシステム研究会における口頭発表として公開した。
タイトルに関連する用語 (4件):
タイトルに関連する用語
J-GLOBALで独自に切り出した研究課題タイトルの用語をもとにしたキーワードです
研究制度:
研究所管機関:
国立研究開発法人科学技術振興機構

前のページに戻る