研課題
J-GLOBAL ID:202104004276002392  研究課題コード:08069995

フィボナッチ数列により最適化された超低消費電力・高速DACの開発

実施期間:2008 - 2008
実施機関 (1件):
研究代表者: ( , システム情報科学研究院, 助教 )
研究概要:
従来のデジタル回路では、CML(current mode logic)や3次元実装によりインダクタンス結合やソフトウエアからの最適化も提案されているが、消費電力がもっとも重要になるアナログ回路、例えばDAやAD変換回路の設計には低消費電力は半導体デバイスの微小化に伴い実現されている。本研究では、フィボナッチ数列を応用した新しいトランジスタ最適化手法により、次世代無線通信用超低消費電力・高速DA変換回路を開発する。
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した研究課題タイトルの用語をもとにしたキーワードです
研究制度:
研究所管機関:
国立研究開発法人科学技術振興機構

前のページに戻る