LSIの遅延故障検出用テスト容易化設計手法の開発

実施期間：2011 - 2011
実施機関 (1件)：
研究責任者： ( , 大学院ソシオテクノサイエンス研究部, 准教授 )
研究概要：

本研究では、LSIチップ内部およびLSIチップ間接続で発生する遅延故障を検出するためのテスト容易化設計回路の開発を行った。遅延故障検出用テスト容易化回路として、観測対象の信号に対して遅延付加・検出する回路を従来のバウンダリスキャン方式に組み込む形で実装する新たな回路を設計した。遅延付加・検出する経路を選択する制御回路について2種類設計し、遅延故障の検査対象経路の選択方法についても検討した。設計したテスト容易化回路をCMOS 0.18umプロセスでIC試作を行い、遅延付加・検出回路の評価を行った。今後、より大きな検査対象回路に対して、複数経路を同時検査可能とするなど遅延故障検査を効率よく行うための改良が求められる。

, , , ,

研究制度：＞＞＞
研究所管機関：

国立研究開発法人科学技術振興機構

前のページに戻る