研課題
J-GLOBAL ID:202104013204695775  研究課題コード:7700009646

組込みVLIWアーキテクチャ向け省電力省資源のソフトウェア最適化技術

実施期間:2005 - 2005
実施機関 (1件):
研究代表者: ( , コンピュータ理工学部 )
研究概要:
組込みシステムでは、VLIW(Very Long Instruction Word)アーキテクチャがよく使われている。このような組込みVLIWアーキテクチャを設計する際には、汎用のアーキテクチャの場合に比べ、省電力化、省資源化、高信頼性などに対する要求が高い。本課題では、組み込みソフトウェアに対して、すでに組み込まれた目的コードを省電力化、省資源化するための手法とアルゴリズムを開発する。具体的には、省電力命令スケジューリング、メモリアクセス最適化、キャッシュミスヒットの削減などの技術を研究開発する。
研究制度:
研究所管機関:
国立研究開発法人科学技術振興機構

前のページに戻る