システムLSI用ループフィルタ省略型位相同期回路の開発・研究

実施期間：2008 - 2008
実施機関 (1件)：
研究代表者： ( , 大学院情報科学研究科, 准教授 )
研究概要：

本提案型PLL(位相同期回路))は、特性が簡略化され、ループフィルタ(LPF)を省略できる特徴がある。従来型PLLに比べ、回路の20~30%の小面積化、低消費電力化が可能である。また、ディジタル制御化も容易である。システムLSI搭載を目標とし、ピコ秒オーダーの高精度周期比較器を用いた完全な不感帯除去、プログラマブルなディジタル制御によって高速な位相同期(ロック)機構(μsecオーダーもしくはそれ以下)を実現するPLL回路構成の見通しを得る。

, , , ,

研究制度：＞＞＞＞
研究所管機関：

国立研究開発法人科学技術振興機構

前のページに戻る

システムLSI用 ループフィルタ省略型 位相同期回路の開発・研究

システムLSI用ループフィルタ省略型位相同期回路の開発・研究