文献

J-GLOBAL ID：202202219261240825   整理番号：22A0963954

FPGAベース異種マルチプロセッサシステムにおけるオブジェクト検出エッジ性能最適化【JST・京大機械翻訳】

Object Detection Edge Performance Optimization on FPGA-Based Heterogeneous Multiprocessor Systems

著者 (2件)： Liew Lit-Yang (National Taiwan University,College of Electrical Engineering and Computer Science,Department of Electrical Engineering,Taipei,Taiwan R.O.C.) ,  Wang Sheng-De (National Taiwan University,College of Electrical Engineering and Computer Science,Department of Electrical Engineering,Taipei,Taiwan R.O.C.)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2022  号： ICCE  ページ： 1-6  発行年： 2022年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 複雑な畳み込みニューラルネットワーク(CNN)アルゴリズムを使用して実装されたオブジェクト検出タスクは,計算およびメモリ集約的であり,それらの限られたエッジコンピューティング能力のためにCPUのみの組込みシステムに展開するのを困難にする。不均一マルチプロセッサシステムは,これらのタスクを遂行するのに手に入る。これらのシステムは,通常,GPU,DSPおよびFPGAのようなCPUおよび他の処理ユニットを統合し,各タスクは,優れたエネルギー効率でタスクを効率的に実行することができるユニットによって優先的に実行される。本論文は,FPGAベースの異種マルチプロセッサシステムに関するYOLOv4-CSPに基づくオブジェクト検出タスクを実行する際に,モデル剪定,モデル量子化およびマルチスレッド設計のような一連の最適化アプローチを有するワークフローを提案した。YOLOv4-CSPネットワークアーキテクチャは最先端の1段検出モデルである。物体検出タスクにおける高速推論時間に対して広く知られている。実験は,複雑なCNNアルゴリズムで物体検出を実装するために,より少ない計算資源で有意なエッジ性能を達成できることを示した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： アルゴリズム ,  記憶装置 ,  *最適化 ,  量子化 ,  *マルチプロセッサシステム ,  *FPGA ,  エネルギー効率 ,  ネットワークアーキテクチャ ,  ワークフロー ,  マルチスレッド ,  組込みシステム
準シソーラス用語： *物体検出 ,  計算資源 ,  性能最適化 ,  畳込みニューラルネットワーク , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： FPGA ,  マルチプロセッサシステム ,  オブジェクト検出 ,  エッジ ,  性能最適化