文献

J-GLOBAL ID：202202219890678815   整理番号：22A0863428

四次拡張フィールド上での乗算のハードウェア実装【JST・京大機械翻訳】

Hardware Implementation of Multiplication over Quartic Extension Fields

著者 (5件)： Lavice Arthur (Mines Saint-Etienne, CEA-Tech, Centre CMP, Gardanne, France) ,  Lavice Arthur (Thales DIS Design Services SAS, Meyreuil, France) ,  El Mrabet Nadia (Mines Saint-Etienne, CEA-Tech, Centre CMP, Gardanne, France) ,  Berzati Alexandre (Thales DIS Design Services SAS, Meyreuil, France) ,  Rigaud Jean-Baptiste (Mines Saint-Etienne, CEA-Tech, Centre CMP, Gardanne, France)
資料名： Advances in Intelligent Systems and Computing  (Advances in Intelligent Systems and Computing)
巻： 1412  ページ： 575-589  発行年： 2022年 
JST資料番号： W5075A  ISSN： 2194-5357  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 離散対数問題に対する新しい数場Sieves(NFS)攻撃は,BNのような最も一般的な曲線上のペアリングベース暗号の鍵サイズを増加させる。128ビットのセキュリティレベルを確保するために,いくつかのペアレンドリーな楕円曲線の間の最近のコスト推定は,BLS24曲線のスイッチを推薦する。しかし,BLS24曲線上でペアリングを実行することは,[数式:原文を参照]上の演算を必要とする。本論文では,[数式:原文を参照]における乗算のための新しい公式を構築し,この操作の効率的なハードウェア実装を提案するために,Newton補間を用いて拡張場上での乗算に関する以前の研究を転送する。著者らのアルゴリズム論理ユニット(ALU)を,Kintex-7Xilinx[数式:原文を参照]FPGAに実装した。[数式:原文を参照]に関する著者らの設計の効率は,[数式:原文を参照]における増殖のための以前の特定のアーキテクチャよりほぼ3倍良かった。また,この新アーキテクチャを用いて,128および192ビットセキュリティレベルに対するBLS24およびKSS16に関する完全ペアリング実装を推定した。これらの推定は,新しい[数式:原文を参照]式が5~10%の性能増加を可能にすることを強調した。また,特にKSS16では128ビットレベルで最良の性能を提供すると思われる。Copyright The Author(s), under exclusive license to Springer Nature Singapore Pte Ltd. 2022 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 効率 ,  原価 ,  内挿法 ,  曲線 ,  *乗算 ,  アルゴリズム理論 ,  問題 ,  計算機アーキテクチャ ,  セキュリティ ,  FPGA ,  サイバー攻撃
準シソーラス用語： 楕円曲線 ,  離散対数問題 ,  *ハードウェア実装 ,  ペアリング暗号 , 【Automatic Indexing@JST】

著者キーワード (7件)： ペアリングベース暗号 ,  拡大場上の乗算 ,  多項式内挿 ,  Newton公式 ,  正確な分割 ,  ハードウェア実装 ,  FPGA

分類 (1件)： 符号理論  (ND02030R)

タイトルに関連する用語 (4件)： 拡張 ,  フィールド ,  乗算 ,  ハードウェア実装