文献

J-GLOBAL ID：202202220697598800   整理番号：22A0848661

量子ドットセルラオートマトンにおける高速シリアル対数並列乗算器【JST・京大機械翻訳】

High-Speed Serial-Parallel Multiplier in Quantum-Dot Cellular Automata

著者 (3件)： Raja Sekar K (Department of Electronics and Communication Engineering, National Institute of Technology Tiruchirappalli, Tiruchirappalli, India) ,  Marshal R (Department of Cyber Security, Indian Computer Emergency Response Team, New Delhi, India) ,  Lakshminarayanan G (Department of Electronics and Communication Engineering, National Institute of Technology Tiruchirappalli, Tiruchirappalli, India)
資料名： IEEE Embedded Systems Letters  (IEEE Embedded Systems Letters)
巻： 14  号： 1  ページ： 31-34  発行年： 2022年 
JST資料番号： W2282A  ISSN： 1943-0663  CODEN： ESLMAP  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 量子ドットセルラオートマトン(QCA)は,効率的な回路を設計するためのナノテクノロジーベースの回路設計技術である。逐次四角形並列乗算器(SPM)は,簡単な演算回路,フィルタから複雑な暗号システムまでの異なるアプリケーションで使われる効率的なハードウェア回路である。本研究では,QCAにおけるSPMの実現に使用できるアーキテクチャを考察した。そのアーキテクチャに基づいて,効率的な4ビットSPMをQCAに実装した。提案した乗算器は効率的なシフトレジスタと加算器を用いて実現した。並列と直列シフトレジスタを回路に導入し,入力と出力を貯蔵し,回路の信頼性を増加させた。提案した研究は,QCAにおける入力と出力を貯蔵するために,シフトレジスタでSPMを実装するためのその種類の最初のものである。シフトレジスタのない提案乗算器は,既存の設計と比較して,効率的で少なくとも66%高速であった。シフトレジスタを持つ4ビット乗算器は,25.25クロックサイクル待ち時間で7.74μm2の面積をカバーする2271セルを持つ。ケースを示すために,シリアル加算器のスケーラビリティも,普遍的でスケーラブルで効率的なクロック方式を用いて実現した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： フィルタ ,  クロック ,  *乗算器 ,  回路設計 ,  加算器 ,  シフトレジスタ ,  応用プログラム ,  ハードウェア ,  待ち時間 ,  *対数 ,  暗号 ,  計算機アーキテクチャ ,  ナノテクノロジー
準シソーラス用語： 演算回路 ,  *量子ドットセルラオートマトン , 【Automatic Indexing@JST】

分類 (1件)： 専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (3件)： 量子ドットセルラオートマトン ,  対数 ,  乗算器