文献

J-GLOBAL ID：202202221550272973   整理番号：22A0858256

超スケール半導体素子に対するSchroedingerベース量子補正の並列アプローチ【JST・京大機械翻訳】

Parallel approach of Schrodinger-based quantum corrections for ultrascaled semiconductor devices

著者 (3件)： Espineira Gabriel (CITIUS, Universidade de Santiago de Compostela, Santiago de Compostela, Spain) ,  Garcia-Loureiro Antonio J. (CITIUS, Universidade de Santiago de Compostela, Santiago de Compostela, Spain) ,  Seoane Natalia (CITIUS, Universidade de Santiago de Compostela, Santiago de Compostela, Spain)
資料名： Journal of Computational Electronics  (Journal of Computational Electronics)
巻： 21  号： 1  ページ： 10-20  発行年： 2022年 
JST資料番号： A1072A  ISSN： 1569-8025  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 現在の技術ノードにおいて,純粋な古典的数値シミュレータは,有効な結果を得るために必要な精度を欠いている。同時に,完全量子モデルのシミュレーションは,単一シミュレーションが,統計的に意味的結果を得るために分析する必要があるので,単一シミュレーションが数週間まで取り込まれるので,デバイス変動解析のような特定の研究で,厄介なタスクである。高速で正確な結果の間の良好な妥協は,物質の量子的性質を再現できる古典的シミュレーションへの補正を追加することである。この文脈において,Schroedinger方程式ベースの量子補正の新しいアプローチを示した。合理的な時間枠でより正確な結果を可能にする分散システムにおいて実行可能な,VENDESと呼ばれる自家製の半導体シミュレーションフレームワークにおいて,メッセージパッシングインタフェイスを用いてそれを実行した。ベンチマークデバイスとして12nmゲート長ゲート-オールアラウンドナノワイヤFET(GAA NW FET)を用いて,新しい実装は,1と16プロセスを用いたケース間の2%以下の差で,出力データにおいてほとんど完全な一致を示した。また,計算時間の98%までの削減が,逐次と16のプロセスシミュレーションを比較して見出された。150kノードの合理的に密なメッシュに対して,300の個別シミュレーションの変動性研究を,137日間の推定逐次実行の代わりに,約2.5日間,VENDESで現在実行することができた。Copyright The Author(s) 2021 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： Schroedinger方程式 ,  シミュレーション ,  *半導体 ,  *半導体素子 ,  分散系 ,  有限要素法 ,  シミュレータ ,  分散分析 ,  ゲート【半導体】 ,  ベンチマーク ,  プロセスシミュレーション ,  *量子補正
準シソーラス用語： ゲート長 ,  MPI【インタフェイス】 ,  ナノワイヤトランジスタ , 【Automatic Indexing@JST】

著者キーワード (5件)： ドリフト拡散 ,  Schroedinger量子補正 ,  ゲートオールアラウンドナノワイヤFET ,  有限要素法 ,  メッセージパッシングインタフェイス

分類 (2件)： トランジスタ  (NC03070N) ,  界面の電気的性質一般  (BM03081H)

タイトルに関連する用語 (3件)： スケール ,  半導体素子 ,  量子補正