文献

J-GLOBAL ID：202202222523713680   整理番号：22A1189752

低消費電力低雑音高コモンモード抑圧チョッパ安定化増幅器【JST・京大機械翻訳】

A low power, low noise and high CMRR chopper-stabilized amplifier

著者 (2件)： Li Dawei (中南民族大学電子信息工程学院,武漢 430074) ,  Wu Yuling (中南民族大学電子信息工程学院,武漢 430074)
資料名： Zhongnan Minzu Daxue Xuebao (Ziran Kexue Ban)  (Zhongnan Minzu Daxue Xuebao (Ziran Kexue Ban))
巻： 41  号： 1  ページ： 51-58  発行年： 2022年 
JST資料番号： C3234A  ISSN： 1672-4321  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 消費電力、ノイズ、コモンモード抑制比(CommonModeRejectionRatio,CMRR)は生物医学センサーアナログフロントエンド(Analogfront-end、AFE)回路設計における最も重要な3つの指標である。伝統的アナログフロントエンドは,通常,3つの送信装置によって拡大して,回路の消費電力は,大きすぎて,同時に,利得とコモンモード抑制比は,入力抵抗のマッチングに依存し,CMOSプロセスにおいて,20%の抵抗エラーは,通常,CMRRドリフトを招き,そして,利得精度は,高くなかった。この問題を解決するために,チョッパ安定化増幅器回路(Chopper-StabilizedDifferentialDifferenceAmplifier,CHSDDA)を提案した。この回路の利得は入力容量とフィードバック容量の比によって決まり、容量製造誤差が低いため、その利得精度が大幅に向上した。フィルタ抵抗の選択に調整可能な擬似抵抗構造を採用し、回路面積を減らすだけでなく、コモンモード抑制比が抵抗精度の影響も回避できる。さらに,部分回路はサブスレッショルドバイアスを採用し,消費電力を低減した。この回路はTSMC250nmCMOS技術に基づいており、シミュレーション結果により、この回路は22.5dBの差分利得と49.7dBのCMRRを実現し、位相マージンは87.2°であった。0.1Hzから100Hzまでの帯域幅では,等価入力基準雑音は15μVrmsのみであり,一方,全電流消費は80μAであり,他の低消費電力応用に拡張できる。Data from Wanfang. Translated by JST.【JST・京大機械翻訳】

シソーラス用語： *雑音 ,  シミュレーション ,  *増幅器 ,  電流 ,  回路設計 ,  送信機 ,  ドリフト ,  フィードバック ,  *消費電力 ,  利得 ,  帯域幅 ,  半導体プロセス
準シソーラス用語： *コモンモード ,  CMOSプロセス ,  アナログフロントエンド ,  *低電力化 , 【Automatic Indexing@JST】

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (7件)： 低消費電力 ,  低雑音 ,  コモンモード ,  抑圧 ,  チョッパ ,  安定化 ,  増幅器