文献

J-GLOBAL ID：202202225192000904   整理番号：22A1103933

DARM:SIMTスレッド発散低減のための制御フローメルディング【JST・京大機械翻訳】

DARM: Control-Flow Melding for SIMT Thread Divergence Reduction

著者 (3件)： Saumya Charitha (Purdue University,School of Electrical and Computer Engineering,West Lafayette,IN,USA) ,  Sundararajah Kirshanthan (Purdue University,School of Electrical and Computer Engineering,West Lafayette,IN,USA) ,  Kulkarni Milind (Purdue University,School of Electrical and Computer Engineering,West Lafayette,IN,USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2022  号： CGO  ページ： 1-13  発行年： 2022年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： GPGPUsは,ロックステップにおいて,スレッドスワシッピ波面または縦糸-読命令のグループが,シングルインストラクション-多重-スレッド(SIMT)実行モデルを使用する。グループ内のスレッドが分岐命令に遭遇するとき,グループにおけるすべてのスレッドは,制御フロー発散として知られている現象と同じ経路を取る。制御フロー発散は,分岐の経路が他の後に実行しなければならないので,性能劣化を引き起こす。これまでの研究は,主に建築修正を通してこの問題に対処した。制御フロー発散のある特定のGPGPUカーネルは,枝の両側に類似の命令を持つ類似の制御フロー構造を持つことを観測した。この構造を利用して,分岐の2つの側面をメルディングすることにより制御フロー発散を低減でき,分岐を早期に回復させ,発散を縮小する。本研究では,DARM,コンパイラ解析,および類似の命令シーケンスを持つ発散制御フロー構造をメルティングできる変換フレームワークを提示した。DARMは,制御フロー発散から性能劣化を低減できることを示した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *コンパイラ ,  多重化 ,  波面

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (3件)： SIMT ,  スレッド ,  発散