文献

J-GLOBAL ID：202202228120464831   整理番号：22A0396149

7nm FinFETワイヤライン受信機における112Gb/s PAM-4低電力9タップスライディングブロックDFE【JST・京大機械翻訳】

A 112-Gb/s PAM-4 Low-Power Nine-Tap Sliding-Block DFE in a 7-nm FinFET Wireline Receiver

著者 (8件)： Bailey James (Huawei Technologies Canada Company Ltd., Markham, ON, Canada) ,  Shakiba Hossein (Huawei Technologies Canada Company Ltd., Markham, ON, Canada) ,  Nir Ehud (Huawei Ottawa Research and Development Centre, Kanata, ON, Canada) ,  Marderfeld Grigory (Huawei Ottawa Research and Development Centre, Kanata, ON, Canada) ,  Krotnev Peter (Huawei Ottawa Research and Development Centre, Kanata, ON, Canada) ,  LaCroix Marc-Andre (Huawei Ottawa Research and Development Centre, Kanata, ON, Canada) ,  Cassan David (Huawei Technologies Canada Company Ltd., Markham, ON, Canada) ,  Tonietto Davide (Huawei Ottawa Research and Development Centre, Kanata, ON, Canada)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 57  号： 1  ページ： 32-43  発行年： 2022年 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 意思決定フィードバック等化器(DFEs)の実用化は,重要な電力,面積,およびタイミングコストのため,100-Gb/s長範囲(LR)線線アプリケーションにおけるほとんどの2つのタップに限られていた。本論文は,性能損失のない従来のDFEsの実装課題を克服する,収縮期多タップ低複雑性スライディングブロック決定フィードバック等化器(SB-DFE)を提示した。7nmFinFETに実装された112-Gb/sアナログ-ディジタル変換器(ADC)-ディジタル信号処理(DSP)4レベルパルス振幅変調(PAM-4)LRワイヤライン受信機において,9タップ配置を実証した。アーキテクチャは受信信号を重複するが,計算的に独立なブロックに分割し,それによってDFEのフィードバックループを破壊し,論理パイプライン化を可能にする。既存のフィードバック破壊技術とは異なり,SB-DFEの計算オーバヘッドは任意のタップ計数に対して任意に小さくでき,30タップを超えるSB-DFE実装の実用性を示した。最適化されたパイプラインカットを用いて,タイミングマージンを維持しながら,SB-DFEを通して待ち時間を最小化する。9タップSB-DFEを5前駆体タップフィードフォワード等化器(FFE)とペアリングし,同じ受信機に実装された2タップDFE15tap-FFE参照DSPと比較した。2×10-12のビットエラーレートを,参照DSPと比較して,36dB損失チャネルで,少なくとも1桁縮小した。電力は0.33pJ/b減少した。DSPゲート面積は30%減少した。ノイズ耐性は0.2mV_RMSによって改善された。DFEタップ値が手動でストレスを受けた場合でも,RS(544,514)KP4フォワード誤り訂正(FEC)符号化リンクで誤りフリー操作を実証した。複雑性の更なる低減のための技術を述べた。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 最適化 ,  意思決定 ,  *電力 ,  等化器 ,  *受信機 ,  雑音安定度 ,  応用プログラム ,  待ち時間 ,  計算機アーキテクチャ ,  AD変換器
準シソーラス用語： ビット誤り率 ,  オーバヘッド ,  ディジタル信号処理 ,  *低電力化 ,  受信信号 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  その他の伝送回路素子  (NC04070U)

タイトルに関連する用語 (8件)： FinFET ,  ワイヤ ,  受信機 ,  PAM ,  低電力 ,  タップ ,  スライディングブロック ,  DfE