文献

J-GLOBAL ID：202202233531004099   整理番号：22A1086838

性能改善のためのカスケーディングCMOSベースカオスマップと効率的なRNG設計におけるその応用【JST・京大機械翻訳】

Cascading CMOS-Based Chaotic Maps for Improved Performance and Its Application in Efficient RNG Design

著者 (5件)： Paul Partha Sarathi (Department of Electrical and Computer Engineering, The University of Mississippi, Oxford, MS, USA) ,  Sadia Maisha (Department of Electrical and Computer Engineering, The University of Mississippi, Oxford, MS, USA) ,  Hossain Md Razuan (Department of Electrical and Computer Engineering, The University of Mississippi, Oxford, MS, USA) ,  Muldrey Barry (Department of Electrical and Computer Engineering, The University of Mississippi, Oxford, MS, USA) ,  Hasan Md Sakib (Department of Electrical and Computer Engineering, The University of Mississippi, Oxford, MS, USA)
資料名： IEEE Access  (IEEE Access)
巻： 10  ページ： 33758-33770  発行年： 2022年 
JST資料番号： W2422A  ISSN： 2169-3536  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 直列に多重マップをカスケードすることにより,CMOSベースカオスマップのカオス特性を改善するための一般的フレームワークを提案した。2つの新規なカオスマップトポロジーに沿って,4つのCMOSベースの離散時間カオスマップトポロジーのための45nmの設計を提示する。分岐プロットと3つの確立されたエントロピー測度,すなわち,Lyapunov指数,Kolmogorovエントロピー,および相関係数の助けを借りて,著者らは,ある制約の下で8つの独特のマップ回路(2つの各トポロジーの下で)に関する広範囲なカオス的性能解析を提示して,このカスケード方式がカオス的性能を著しく上昇することができることを示した。改善されたカオスエントロピーは,多くのセキュリティアプリケーションを有利にし,新しいランダム数発生器(RNG)設計を用いて実証した。従来の数学的カオスマップベースのディジタル擬似乱数発生器(PRNG)とは異なり,この設計では,この設計を真の乱数発生器(TRNG)に近づける,避けられない雑音に対するコアアナログ回路の高い感受性のため,完全に決定論的ではない。トランジスタレベルカスケードマップの改良カオス性能を利用して,RNG設計において,著しく低い面積と電力オーバヘッドを達成した。RNGの暗号適応性は,生成されたランダムシーケンスが4つの標準統計的テスト,すなわち,NIST,FIPS,Dieard,およびTestU01をパスするので,検証される。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 位相幾何学 ,  エントロピー ,  雑音 ,  数列 ,  測度 ,  電力 ,  相関係数 ,  多重化 ,  応用プログラム ,  *カオス ,  性能分析 ,  アナログ回路 ,  *CMOS
準シソーラス用語： オーバヘッド ,  決定論 , 【Automatic Indexing@JST】

分類 (2件)： 図形・画像処理一般  (JE04010I) ,  符号理論  (ND02030R)

タイトルに関連する用語 (4件)： 性能改善 ,  CMOS ,  設計 ,  応用