文献

J-GLOBAL ID：202202234586104216   整理番号：22A1063917

多数演算を用いた抵抗RAMシステムのメモリ内計算【JST・京大機械翻訳】

In-Memory Computing on Resistive RAM Systems Using Majority Operation

著者 (5件)： Lalchhandama F. (Department of Computer Science and Engineering, Indian Institute of Technology Kharagpur, India) ,  Sahani Mukesh (Department of Electronics and Electrical Communication Engineering, Indian Institute of Technology Kharagpur, India) ,  Srinivas Vompolu Mohan (Department of Electronics and Electrical Communication Engineering, Indian Institute of Technology Kharagpur, India) ,  Sengupta Indranil (Department of Computer Science and Engineering, JIS University, Kolkata, India) ,  Datta Kamalika (Department of Computer Science and Engineering, JIS University, Kolkata, India)
資料名： Journal of Circuits, Systems, and Computers  (Journal of Circuits, Systems, and Computers)
巻： 31  号： 4  ページ： 2250071  発行年： 2022年 
JST資料番号： W0526A  ISSN： 0218-1266  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： シンガポール (SGP)  言語： 英語 (EN)

抄録/ポイント： メモリスタは,メモリ内コンピューティング(IMC)能力を持つ不揮発性メモリシステムを構築するために使用できる。多くの以前の研究は,メムリスタクロスバーを用いたIMCキャパブルメモリマクロの設計を実証した。しかし,読取外乱は,スネーク経路問題に悩まされる0トランジスタ,1RRAM(0T1R)構造を用いて構築されたそのようなメモリシステムの使用を制限する。本論文では,読取外乱問題を効果的に緩和する1-トランジスタ,1-RRAM(1T1R)メムリスタクロスバーを用いたメモリと論理演算の両方に対する方式を導入した。メモリアレイは,nMOSトランジスタとVTEAMメモリスタモデルを用いて設計した。45[数式:原文を参照]nmCMOS技術ノードを用いて,復号器,電圧マルチプレクサ,およびセンス増幅器のような周辺回路を設計した。1T1RクロスバーにおけるMajority(MAJ)ゲート演算を用いて任意の論理関数を実現するためのマッピング技術を導入した。ベンチマーク関数に関する広範な実験を通して,提案したマッピング法は,必要な時間ステップの数に関して65%以上の改善を与え,いくつかの最近の方法と比較して,エネルギー消費に関して59%以上になることが分かった。Copyright 2022 World Scientific Publishing Company All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *記憶装置 ,  電圧 ,  トランジスタ ,  記憶素子 ,  復号器 ,  論理関数 ,  *演算 ,  多重装置 ,  回路部品 ,  論理演算 ,  記憶方式 ,  不揮発性メモリ ,  アレイ回路 ,  センス増幅器 ,  ベンチマーク
準シソーラス用語： メモリアレイ ,  ReRAM ,  メモリスタ , 【Automatic Indexing@JST】

著者キーワード (5件)： メモリスタ ,  メモリ内コンピューティング ,  多数機能 ,  RRAM ,  1T1R

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (2件)： RAM ,  計算