文献

J-GLOBAL ID：202202234679497797   整理番号：22A1085848

アナログ信号処理に基づくコヒーレント受信機における搬送波位相回復と補償【JST・京大機械翻訳】

Carrier Phase Recovery and Compensation in Analog Signal Processing Based Coherent Receivers

著者 (3件)： Ashok Rakesh (Department of Electrical Engineering, Indian Institute of Technology Bombay, Mumbai, India) ,  Nambath Nandakumar (School of Electrical Sciences, Indian Institute of Technology Goa, Ponda, India) ,  Gupta Shalabh (Department of Electrical Engineering, Indian Institute of Technology Bombay, Mumbai, India)
資料名： Journal of Lightwave Technology  (Journal of Lightwave Technology)
巻： 40  号： 8  ページ： 2341-2347  発行年： 2022年 
JST資料番号： H0922A  ISSN： 0733-8724  CODEN： JLTEDG  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： アナログコヒーレント受信機(ACR)は,近未来高容量コヒーレントデータセンタ相互接続(DCI)における複雑性と電力消費を削減するためのADC+DSPベースコヒーレント受信機に対する魅力的な代替である。コヒーレントDCIsにおける主要な操作の一つであるキャリア位相回復と補償(CPRC)は,レーザとレーザの位相雑音の間の位相と周波数オフセットを補償するのに不可欠である。本研究では,ACRベースのDCIsのためのCPRCアーキテクチャを提示した。提案したCPRC手法は周波数と位相オフセット補正のための二重ループアーキテクチャから成る。詳細な設計,解析,非理想性の影響,および二重ループCPRCのシミュレーション結果を提示した。この解析のために,回路実現可能なパラメータを使用し,CPRCを先進CMOS/FinFET/SiGe技術ノードに実装できる。提案したアナログCPRC技術は,電力消費の低下と共に,200Gbps/λコヒーレントDCIsの複雑性を低減する。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *コヒーレンス ,  シミュレーション ,  レーザ ,  電力消費 ,  相互接続 ,  *信号処理 ,  アナログ系 ,  補償 ,  *位相 ,  位相雑音 ,  計算機アーキテクチャ ,  CMOS
準シソーラス用語： FinFET ,  *アナログ信号処理 ,  周波数オフセット ,  複雑性 , 【Automatic Indexing@JST】

分類 (1件)： 光通信方式・機器  (ND10000B)

タイトルに関連する用語 (5件)： アナログ信号処理 ,  コヒーレント受信機 ,  搬送波位相 ,  回復 ,  補償