文献

J-GLOBAL ID：202202235649388040   整理番号：22A1156798

断熱論理による低電力フル加算器設計のための信号認識エネルギー効率的アプローチ【JST・京大機械翻訳】

Signal aware energy efficient approach for low power full adder design with adiabatic logic

著者 (2件)： Kumar Dinesh (USIC&T, Guru Gobind Singh Indraprastha University, Dwarka, New Delhi, India) ,  Kumar Manoj (USIC&T, Guru Gobind Singh Indraprastha University, Dwarka, New Delhi, India)
資料名： Microsystem Technologies  (Microsystem Technologies)
巻： 28  号： 2  ページ： 587-599  発行年： 2022年 
JST資料番号： W2056A  ISSN： 0946-7076  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 長い電池寿命が,現代の低電力電子デバイスにとって大きな関心事である。この課題に関して,本論文では,フル加算器の新しい構造を提案した。このアーキテクチャに基づいて,低電力フル加算器の4つの新しい設計を提案した。提案した完全加算器,すなわちA1とA3の2つの設計は,それぞれ4と3トランジスタベースのX-NORゲートから成る。また,これらの2つの設計の機能性は,提案した加算器,A2,およびA4におけるダイオードフリー断熱論理(DFAL)を採用することによって,改善された性能によって検証された。信号認識電力効率の良いインバータを,提案した設計に使用した。提案した加算器設計は,文献で報告されている既存の加算器と比較して,速く,電力消費が少ない。提案した設計は,0.061fJの最良に報告された二重パストランジスタフル加算器と比較して,加算器A1,A2,A3およびA4に対して,それぞれ0.041fJ,0.016fJ,0.054fJおよび0.047fJの電力遅延積(PDP)を示した。提案した設計は,厳しい温度,キャパシタンス,および周波数条件でも良好に機能した。これらの設計は低電圧で満足な性能を示した。断熱論理の使用は,これらの設計エネルギーを低電力応用に対して効率的にする。Copyright Springer-Verlag GmbH Germany, part of Springer Nature 2020 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 効率 ,  電力消費 ,  *加算器 ,  静電容量 ,  電力応用 ,  計算機アーキテクチャ ,  エネルギー効率 ,  電力効率
準シソーラス用語： 低電圧 ,  機能性 ,  *低電力化 ,  電池寿命 ,  全加算器 ,  電力遅延積 ,  *断熱的論理回路 , 【Automatic Indexing@JST】

分類 (2件)： 固体デバイス製造技術一般  (NC03030V) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： 断熱論理 ,  低電力 ,  加算器 ,  設計 ,  エネルギー効率