文献

J-GLOBAL ID：202202239038876344   整理番号：22A0296060

セット/リセット能力を有するQCAベースコスト効率の良いコプレーナ1 λ 4 RAM設計【JST・京大機械翻訳】

QCA based cost efficient coplanar 1 × 4 RAM design with set/reset ability

著者 (5件)： Naz Syed Farah (Discipline of Electrical Engineering, Indian Institute of Technology, Jammu, India) ,  Ahmed Suhaib (Department of Electronics and Communication Engineering, Baba Ghulam Shah Badshah University, Rajouri, India) ,  Ko Seok-Bum (Department of Electrical and Computer Engineering, University of Saskatchewan, Saskatoon, Canada) ,  Shah Ambika Prasad (Discipline of Electrical Engineering, Indian Institute of Technology, Jammu, India) ,  Sharma Sparsh (Department of Computer Science and Engineering, National Institute of Technology, Srinagar, India)
資料名： International Journal of Numerical Modelling: Electronic Networks, Devices and Fields  (International Journal of Numerical Modelling: Electronic Networks, Devices and Fields)
巻： 35  号： 1  ページ： e2946  発行年： 2022年 
JST資料番号： T0597A  ISSN： 0894-3370  CODEN： IJNFEX  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,量子ドットセルラオートマトン(QCA)技術を用いたセット/リセット能力を持つループベース共平面ランダムアクセスメモリ(RAM)セルを最初に提案した。RAMセルの運転は,QCADesignerツールを用いたシミュレーションと同様に物理的に検証された。提案したRAMセルのエネルギー散逸解析は,提案した設計が非常に低いエネルギーを消費することを実証した。さらに,単一セル欠損に対するフォールトトレランスと提案したRAMセルの追加欠陥も提示した。さらに,RAMの適切な動作に必要な制御信号とともに,4つの提案したRAMセル,1つの2:4復号器および1つの5入力大多数投票器から成る共平面1×4RAMを設計した。提案したRAMセルと1×4RAM設計は,QCA回路コストに関して既存の設計から,それぞれ88.16%と79.28%の性能改良を達成した。従って,これらの構造は,効率的な高次RAM構造の設計に使用できる。Copyright 2022 Wiley Publishing Japan K.K. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 回路設計 ,  復号器 ,  セルラオートマトン ,  電子技術 ,  投票 ,  制御信号 ,  RAM【メモリ】 ,  *フォールトトレランス ,  エネルギー散逸
準シソーラス用語： ナノエレクトロニクス ,  量子ドットセルラオートマトン , 【Automatic Indexing@JST】

著者キーワード (5件)： 回路設計 ,  ナノエレクトロニクス ,  量子ドットセルラオートマトン ,  RAMセル ,  RAM設計

分類 (2件)： 半導体集積回路  (NC03162T) ,  論理回路  (NC05070B)

タイトルに関連する用語 (6件)： リセット ,  能力 ,  QCA ,  コスト効率 ,  RAM ,  設計