文献

J-GLOBAL ID：202202239780310219   整理番号：22A0567232

超低電力応用のための完全半選択フリー特性と高信頼性を持つ書込みビット線フリーサブ閾値SRAMセル【JST・京大機械翻訳】

A write bit-line free sub-threshold SRAM cell with fully half-select free feature and high reliability for ultra-low power applications

著者 (5件)： Karamimanesh Mehrzad (Department of Electrical and Electronics Engineering, Shiraz University of Technology, Shiraz, Iran) ,  Abiri Ebrahim (Department of Electrical and Electronics Engineering, Shiraz University of Technology, Shiraz, Iran) ,  Hassanli Kourosh (Department of Electrical and Electronics Engineering, Shiraz University of Technology, Shiraz, Iran) ,  Salehi Mohammad Reza (Department of Electrical and Electronics Engineering, Shiraz University of Technology, Shiraz, Iran) ,  Darabi Abdolreza (Department of Electrical and Electronics Engineering, Shiraz University of Technology, Shiraz, Iran)
資料名： AEUe  (AEUe)
巻： 145  ページ： Null  発行年： 2022年 
JST資料番号： A0447A  ISSN： 1434-8411  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 本論文では,ロバストサブ閾値13T-SRAMセルを設計し,電力とエネルギー消費の低減に加えて,高い信頼性を示し,低電圧で最小誤差を示した。このセルは,特にSRAMアレイの低電圧レベルで,電力の増加および信頼性の低下における重要因子の1つである半選択問題から完全にフリーである。それは,書込みビットラインの必要なしで設計して,それは,電力消費を減少して,書き込みマージンを著しく改良して,また,メモリアレイにおけるこのビットラインの欠如は,総電力消費を減少することができた。使用されたビットラインは読取操作のためにのみ実行して,したがって,それは最小活性を有した。また,8Kbメモリアレイは,周辺回路に関するいくつかの技術を提案することにより,より少ない複雑性,より単純な論理,およびより低い電力消費で様々な操作を実行することができるために提案される。提案した技術に従って得られたすべての雑音マージンは,比較したセルの中で最も高い値を有した。セルの平均電力とPDPは,全ての比較設計よりも少なく,平均電力と提示されたFoMは,他の設計の最良の値と比較して,それぞれ6.83%と18.46%改善された。Copyright 2022 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 雑音 ,  電圧 ,  *信頼性 ,  *電力 ,  電力消費 ,  選択問題 ,  *SRAM ,  ロバスト性
準シソーラス用語： サブ閾値 ,  FinFET ,  メモリアレイ ,  低電圧 ,  *ビット線 ,  *超低消費電力 ,  書込マージン ,  *高信頼性 , 【Automatic Indexing@JST】

著者キーワード (6件)： FinFET ,  信頼性 ,  超低電力 ,  半選択フリー ,  サブ閾値 ,  SRAM

分類 (2件)： 無線通信一般  (ND08010L) ,  その他の電子回路  (NC05090X)

タイトルに関連する用語 (8件)： 低電力 ,  応用 ,  高信頼性 ,  書込み ,  ビット線 ,  サブ閾値 ,  SRAM ,  セル