文献

J-GLOBAL ID：202202240100442137   整理番号：22A1088245

5G技術のためのFBMCトランシーバのFPGA実装【JST・京大機械翻訳】

FPGA Implementation of FBMC Transceiver for 5G Technologies

著者 (1件)： Singh Vignesh Kumar (BIT,Department of Electronics and Telecommunication Engineering,Durg)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2022  号： ICCCI  ページ： 1-7  発行年： 2022年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： フィルタバンクマルチキャリア(FBMC)は,マルチキャリア対応フレームワークに分離戦略を採用することによって,これらの問題の大部分を解決するOFDMから開発されたクレバー手続きである。FBMCサインは,隣接チャネル漏洩比(ACLR)を疑いなく満たし,そして,それらは,非地球的有効性に関して,この方式において,周期的プレフィックスを利用しなかった。FBMC手順における符号モデルへのバンド制限心拍成形チャネルの導入のため,マルチキャリアフレームワークのための効果的なハンドセット設計の計画は,難しいエルランドに変わる。効率的なFBMCハードウェアアーキテクチャを設計し,実装を示した。それは送信機と受信機の両方を含んでいる。設計は,送信機と受信機モジュールでの処理のために,パイプライン化された8ポイントIFFT/FFTと多相フィルタ(PP-F)をそれぞれ用いて,それは処理ブロックが8つの入力データを含むことを示した。また,シリアル変換器モジュールと並列および並列に直列を含む。最後に,OFDMシステム上の提案FBMCシステムの比較性能解析を,信号対雑音比(SNR),ビットエラー率(BER),待ち時間およびスループットに関して実行した。結果は,提案したFBMCトランシーバがOFDMシステムと比較して,性能,ハードウェア複雑性オーバヘッドと電力消費に関してより良いことを示した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： SN比 ,  電力消費 ,  受信機 ,  送信機 ,  心拍 ,  *送受信機 ,  ハードウェア ,  スループット ,  待ち時間 ,  送受話器 ,  計算機アーキテクチャ ,  OFDM
準シソーラス用語： オーバヘッド ,  プレフィックス ,  マルチキャリア , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (3件)： 5G ,  トランシーバ ,  FPGA実装