文献

J-GLOBAL ID：202202241246384899   整理番号：22A1101567

ウェアラブルデバイスのための心臓不整脈を分類するためのDNNベースの低電力ECGコプロセッサアーキテクチャ【JST・京大機械翻訳】

A DNN-Based Low Power ECG Co-Processor Architecture to Classify Cardiac Arrhythmia for Wearable Devices

著者 (4件)： Janveja Meenali (Department of Electronics and Electrical Engineering, Indian Institute of Technology Guwahati, Guwahati, India) ,  Parmar Rushik (Department of Electronics and Electrical Engineering, Indian Institute of Technology Guwahati, Guwahati, India) ,  Tantuway Mayank (Department of Electronics and Electrical Engineering, Indian Institute of Technology Guwahati, Guwahati, India) ,  Trivedi Gaurav (Department of Electronics and Electrical Engineering, Indian Institute of Technology Guwahati, Guwahati, India)
資料名： IEEE Transactions on Circuits and Systems 2: Express Briefs  (IEEE Transactions on Circuits and Systems 2: Express Briefs)
巻： 69  号： 4  ページ： 2281-2285  発行年： 2022年 
JST資料番号： W0347A  ISSN： 1549-7747  CODEN： ITCSFK  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本短報では,深層ニューラルネットワーク(DNN)に基づく心臓不整脈(CA)分類器を提案し,ECG拍動を正常および異なるタイプの不整脈拍動に分類できる。時間領域ECG信号から最適化固定長ビートを抽出し,提案した分類器への入力として供給した。この固定サイズの入力ビートは,手作業ECGの特徴を抽出し,提案した設計の最適化を助ける必要性を obらす。この短報で提示された分類器は,以前に報告された方法よりも,より良いか同等の分類精度を示し,それは,患者独立(被験者指向)アプローチを用いたCA分類のための複雑なアルゴリズムを利用する。さらに,180nmのバルクCMOS技術を用いて実装すると,提案したCA分類器は12kHzで8.75ΩμWを消費した。よく知られた最先端の方法と比較して,提案した設計の低い電力実現は,ウェアラブルヘルスケアデバイス応用に適している。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： アルゴリズム ,  最適化 ,  *電力 ,  *分類 ,  特性 ,  心電図 ,  心拍 ,  *不整脈
準シソーラス用語： 被験者 ,  *ウェアラブルデバイス ,  分類精度 ,  *低電力化 ,  CMOS技術 ,  時間領域 ,  ディープニューラルネットワーク , 【Automatic Indexing@JST】

分類 (1件)： パターン認識  (JE07000S)

タイトルに関連する用語 (7件)： ウェアラブルデバイス ,  心臓不整脈 ,  分類 ,  低電力 ,  ECG ,  コプロセッサ ,  アーキテクチャ