文献

J-GLOBAL ID：202202243678276759   整理番号：22A1063872

超低電力デバイスのための改善された性能を有する低漏れ9T SRAMセルの設計【JST・京大機械翻訳】

Design of Low Leakage 9T SRAM Cell with Improved Performance for Ultra-Low Power Devices

著者 (2件)： Kumar Harekrishna (Department of Electronics & Communication, GLA University, Mathura, Uttar Pradesh, India) ,  Tomar V. K. (Department of Electronics & Communication, GLA University, Mathura, Uttar Pradesh, India)
資料名： Journal of Circuits, Systems, and Computers  (Journal of Circuits, Systems, and Computers)
巻： 31  号： 2  ページ： 2250027  発行年： 2022年 
JST資料番号： W0526A  ISSN： 0218-1266  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： シンガポール (SGP)  言語： 英語 (EN)

抄録/ポイント： 本論文では,低電力(LP9T)と改善された性能を有する9T SRAMセルを提案した。このセルは半選択問題がなく,サブ閾値領域におけるシングルエンド読取と差動書き込み動作で動作する。相対性能を評価するために,LP9T SRAMセルの得られた特性を,45nm技術ノードで他の最先端の設計と比較した。LP9T SRAMセルの読取と書き込み電力消費は,Conv.6T SRAMセルと比較して,[数式:原文を参照]と[数式:原文を参照]によって減少した。提案したセルでは,従来の6T(Conv.6T),低電力(LP8T),伝送ゲート8T(TG8T),伝送ゲート9T(TG9T),Schmittトリガ9T(ST9T),および正のフィードバック制御10T(PFC10T)SRAMセルと比較して,漏れ電力は[数式:原文を参照],[数式:原文を参照]および[数式:原文を参照]によって減少した。この漏れ電力の減少は積層効果に起因する。また,LP9T SRAMセルは,検討した全ての細胞と比較して,読取/書込みアクセス時間において顕著な改善を示した。また,提案したセルの読取と書き込みエネルギーは,全ての考慮セルの中で最低である。LP9T SRAMセルは,Conv.6T SRAMセルと比較して,[数式:原文を参照]と[数式:原文を参照]の高い読取と書き込み安定性を有する。提案したSRAMセルは,全ての考慮セルの中で最高のビットセル密度を示すOFF電流比([数式:原文を参照])に対するONの最高値を有した。LP9T SRAMセルはConv.6T SRAMセルと比較して[数式:原文を参照]大面積を占める。SRAMセルの全体的品質を,電気品質計量(EQM)を通して計算した。LP9T SRAMセルは,0.3[数式:原文を参照]V電源電圧で考慮されたセルと比較して,EQMの最も高い値を有することが観察された。Copyright 2022 World Scientific Publishing Company All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 安定性 ,  閾値 ,  電圧 ,  電力 ,  フィードバック制御 ,  電力消費 ,  面積 ,  選択問題 ,  呼出時間 ,  *SRAM
準シソーラス用語： サブ閾値 ,  電源電圧 ,  大面積 ,  *低電力化 ,  漏れ電力 ,  *超低消費電力 , 【Automatic Indexing@JST】

著者キーワード (5件)： 低電力 ,  アクセス時間 ,  安定性 ,  [数式:原文を参照]比 ,  半選択

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： 低電力 ,  漏れ ,  SRAM ,  セル ,  設計