文献

J-GLOBAL ID：202202246217342000   整理番号：22A1101608

高速CS再構成のためのスパース性独立正則化追跡のFPGA実装【JST・京大機械翻訳】

FPGA Implementation of Sparsity Independent Regularized Pursuit for Fast CS Reconstruction

著者 (2件)： Thomas Thomas James (Department of Avionics, Indian Institute of Space Science and Technology, Kerala, Thiruvananthapuram, India) ,  Rani J. Sheeba (Department of Avionics, Indian Institute of Space Science and Technology, Kerala, Thiruvananthapuram, India)
資料名： IEEE Transactions on Circuits and Systems 1: Regular Papers  (IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻： 69  号： 4  ページ： 1617-1628  発行年： 2022年 
JST資料番号： C0226B  ISSN： 1549-8328  CODEN： ITCSCH  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： スパース回復アルゴリズムは,サブNyquist測定から高次元信号の再構成を容易にするので,圧縮センシング(CS)に不可欠であった。直交マッチング追跡(OMP)は,CS回復の計算複雑性を縮小するためにハードウェア実装において広く採用されているが,スパース性レベルの増加はより高い再構成コストを招く。スパース性独立正則化追跡(SIRP)は,並列指数選択と正則化を採用する最近のアルゴリズムであり,信号再構成に必要な反復の数を減らし,それによって再構成速度を強化する。本論文は,より安い正則化戦略と修正Gram-Schmidt(MGS)ベースのインクリメンタルQR分解(QRD)アプローチを組み込んだハードウェア展望からSIRPアルゴリズムの新規な再定式化を提案した。提案した設計は,MGSにおける三角形化ステップの並列性を利用するためにフィードバック回路を持つ反復QRDアーキテクチャを組み込んだ。さらに,高速逆二乗ブロックは,かなりのハードウェアと待ち時間節約を与える並列分割器ブロックの必要性を回避する。設計は反復QRDブロックを再利用して,洗練されたスケジューリング技術によってアルゴリズムの相互依存計算を実行した。Xilinx Virtex Ultrascale FPGAに関する提案した実装は,77≦λμs以内の25%測定から1024次元信号を回復することができ,それは最先端から処理サイクルにおける37%の低減に翻訳する。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： アルゴリズム ,  スケジューリング ,  信号標本化 ,  計算量 ,  信号再生 ,  ハードウェア ,  待ち時間 ,  *正則化 ,  高次元 ,  *性質 ,  定式化 ,  計算機アーキテクチャ ,  *FPGA ,  QR分解
準シソーラス用語： *スパース性 ,  ハードウェア実装 ,  信号再構成 ,  圧縮センシング , 【Automatic Indexing@JST】

分類 (4件)： フィルタ一般  (NC04021I) ,  通信方式一般  (ND07010E) ,  数値計算  (JE02000J) ,  ディジタルフィルタ  (NC04022Z)

タイトルに関連する用語 (6件)： Cs ,  再構成 ,  スパース性 ,  正則化 ,  追跡 ,  FPGA実装