文献

J-GLOBAL ID：202202246689697987   整理番号：22A1213846

トランジスタ低減技術によるLUT回路におけるエネルギー効率の良い強誘電体ベースFET論理

Energy-efficient Fe-based FET logic in LUT circuit with transistor reduction technique

著者 (4件)： Chen Zhijie (Faculty of Information Technology, Beijing University of Technology) ,  Zhang Yu (Faculty of Information Technology, Beijing University of Technology) ,  Gao Zhiyuan (Faculty of Information Technology, Beijing University of Technology) ,  Wan Peiyuan (Faculty of Information Technology, Beijing University of Technology)
資料名： IEICE Electronics Express (Web)  (IEICE Electronics Express (Web))
巻： 19  号： 6  ページ： 20220004(J-STAGE)  発行年： 2022年 
JST資料番号： U0039A  ISSN： 1349-2543  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 強誘電体ベースの電界効果トランジスタ(FeベースのFETs)は,エネルギー効率の良い回路用のデバイス候補となっている。本論文では,従来の金属-酸化物-半導体電界効果トランジスタ(MOSFETs)から成る回路を単純化するために,FeベースのFETsを利用する簡潔な論理を提案し,それによって回路機能を維持しながら回路中のトランジスタの数を減少させた。さらに,この提案は面積と電力を効果的に低減した。本研究では,FeベースFETsの応用を提案し,即ち,負容量電界効果トランジスタ(NCFET)とヒステリシス強誘電体電界効果トランジスタ(FeFET)を,簡潔な論理に基づいてルックアップテーブル(LUT)の出力設計に用いた。駆動能力を改善するために,LUTの出力は,NCFETベースのセンシング増幅器(SA)またはFeFETベースのレベルレストアラを必要とし,そのどちらかは,小面積とエネルギー効率の良い特性の両方を満たす。また,NCFETベースのSAとMOSFETベースのSAの比較を通して,LUTの負荷も減少し4トランジスタを減少し,FeFETベースのレベルレストアラでの2トランジスタも減少した。(翻訳著者抄録)

シソーラス用語： *MOSFET ,  *FET【トランジスタ】 ,  *強誘電体 ,  電気回路 ,  トランジスタ ,  ルックアップテーブル ,  レベル制御
準シソーラス用語： トランジスタ回路 ,  *強誘電体FET

著者キーワード (5件)： 強誘電体(Fe)ベースFET ,  負性容量(NC) ,  センス増幅器(SA) ,  レベル復元装置 ,  LUT

分類 (1件)： トランジスタ  (NC03070N)

引用文献 (30件)：

• [1] J. Müller, et al.: “Ferroelectric hafnium oxide: a CMOS-compatible and highly scalable approach to future ferroelectric memories,” IEEE International Electron Devices Meeting (IEDM) Tech. Dig. (2013) 10.8.1 (DOI: 10.1109/iedm.2013.6724605).
• [2] A. Chen: “Emerging nonvolatile memory (NVM) technologies,” 2015 45th European Solid State Device Research Conference (ESSDERC) (2015) 109 (DOI: 10.1109/essderc.2015.7324725).
• [3] M. Pesic, et al.: “Reliability aspects of novel anti-ferroelectric non-volatile memories compared to hafnia based ferroelectric memories,” IEEE International Integrated Reliability Workshop (IIRW) 2017 (2017) 1 (DOI: 10.1109/iirw.2017.8361237).
• [4] K.-T. Chen, et al.: “Non-volatile ferroelectric FETs using 5-nm Hf0.5Zr0.5O2 with high data retention and read endurance for 1T memory applications,” IEEE Electron Device Lett. 40 (2019) 399 (DOI: 10.1109/led.2019.2896231).
• [5] Z. Wang, et al., “Experimental demonstration of ferroelectric spiking neurons for unsupervised clustering,” 2018 IEEE International Electron Devices Meeting (IEDM) (2018) 13.3.1 (DOI: 10.1109/IEDM.2018.8614586).

タイトルに関連する用語 (6件)： トランジスタ ,  LUT ,  エネルギー効率 ,  強誘電体 ,  FET ,  論理