抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
畳み込みニューラルネットワーク(CNN)プロセッサアーキテクチャにおける顕著な傾向の一つは,多重および累積(MAC)実行におけるエネルギー効率を改善するために,アナログハードウェアを包むことである。以前の研究では,キャパシタアレイ[4],[5],発振器[2],[6],およびデルタシグマ変調器[3]の積分器における電荷再分布を調べた。しかし,これらの研究は2つの重要な課題に悩まされている。最初に,それらは,大きな中間計算結果,すなわち,特徴マップ,およびディジタルSRAMから保存し,アクセスするためにADCとDACの頻繁な使用を必要とする。そのようなデータ変換のエネルギー消費は,全体のエネルギー効率を厳しく制限する。それを緩和するために,[1]はアナログメモリを使用するが,一時的データだけを使用し,CNNモデルの多重層を計算するための大量のデータ変換を必要とする。第二に,アナログメモリを含むアナログ回路は本質的に無視できない変動性を示す。コンパレータ閾値電圧,発振器周波数などの重要なパラメータは,アナログハードウェアの計算精度を制限するプロセス,電圧,温度(PVT)で変化する。これらの変動に対する耐性を増すことが重要である。本研究では,これらの課題に取り組むことを目的として,アナログニューロン計算ユニット(ANU)とアナログメモリ(AMEM)を特徴とするアナログCNNプロセッサであるARCHONを提案した。大量のPVT変動に耐えるように設計して,ANUとAMEMは,データ変換なしで,層を横切るアナログ領域におけるCNNモデルに必要な計算を実行することができる。28nm CMOSにおいて,提案したプロセッサは,332.7TOPS/W(アナログデータパス)と19.9TOPS/W(プロセッサレベル)の最先端のエネルギー効率を達成し,一方,供給電圧と温度変動を通し,推論精度を維持できたものであることが分かった。”2 nm CMOS]では,提案プロセッサは,332.7TOPS/W(アナログデータパス)と19.9TOPS/W(プロセッサレベル)の最先端のエネルギー効率を達成した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
