文献

J-GLOBAL ID：202202249516305722   整理番号：22A0930300

通信システムのためのFPGAベースの訓練可能なオートエンコーダ【JST・京大機械翻訳】

FPGA-based Trainable Autoencoder for Communication Systems

著者 (7件)： Ney Jonas (TU Kaiserslautern, Kaiserslautern, Germany) ,  Dorner Sebastian (University of Stuttgart, Stuttgart, Germany) ,  Herrmann Matthias (TU Kaiserslautern, Kaiserslautern, Germany) ,  Hassani Sadi Mohammad (TU Kaiserslautern, Kaiserslautern, Germany) ,  Clausius Jannis (University of Stuttgart, Stuttgart, Germany) ,  ten Brink Stephan (University of Stuttgart, Stuttgart, Germany) ,  Wehn Norbert (TU Kaiserslautern, Kaiserslautern, Germany)
資料名： ACM Proceedings  (ACM Proceedings)
号： FPGA ’22  ページ： 154  発行年： 2022年 
JST資料番号： D0698C  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 通信システムにおいて,自動エンコーダは,人工ニューラルネットワーク(ANN)によるベースバンド処理チェーンの従来の送信機と受信機の部分を置き換えるシステムを参照する。これにより,出力で入力記号を再構成することにより,基礎となるチャネルモデルに対するシステムを共同訓練できる。実際の通信チャネルの実際の行動は抽象モデルによって完全に再現できないので,実行時間で変化する条件に適応する自動符号化器が必要である。したがって,ANN再訓練の形でのオンライン微調整は非常に重要である。埋込み通信システムの低待ち時間と低電力要求を満足できるプラットフォームは,フィールドプログラマブルゲートアレイ(FPGA)である。本論文では,オートエンコーダベースの通信チェーンの受信機のためのオンライン訓練可能低電力FPGAアーキテクチャを提示した。このアーキテクチャを,待ち時間または電力消費を最小化するための並列性の最適度を自動的に決定する探索フレームワークに埋め込んだ。この解は,高性能GPUよりも2000×高いスループットを達成し,埋込みCPUよりも5×レス電力を駆動し,1のバッチサイズに対して埋込みGPUと比較して5800×よりエネルギー効率が高い。著者らの知る限り,これは通信システムのための最初のFPGAベースのオートエンコーダ実装である。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 電力 ,  チェーン ,  電力消費 ,  受信機 ,  送信機 ,  *符号器 ,  *通信 ,  *通信方式 ,  スループット ,  待ち時間 ,  通信チャネル ,  計算機アーキテクチャ ,  *FPGA
準シソーラス用語： 低電力化 ,  オンライン , 【Automatic Indexing@JST】

著者キーワード (5件)： Annn ,  自動エンコーダ ,  バックプロパゲーション ,  コミュニケーション ,  fpga

分類 (5件)： 半導体集積回路  (NC03162T) ,  計算機システム開発  (JD02010R) ,  無線通信一般  (ND08010L) ,  人工知能  (JE08000Z) ,  移動通信  (ND08030H)

タイトルに関連する用語 (4件)： 通信システム ,  FPGA ,  訓練 ,  オートエンコーダ