文献
J-GLOBAL ID:202202249698554003   整理番号:22A1101605

ReRAMベースクロスポイントメモリアレイのためのオフセット除去検出回路によるスネーク電流補償方式【JST・京大機械翻訳】

A Sneak Current Compensation Scheme With Offset Cancellation Sensing Circuit for ReRAM-Based Cross-Point Memory Array
著者 (4件):
資料名:
巻: 69  号:ページ: 1583-1594  発行年: 2022年 
JST資料番号: C0226B  ISSN: 1549-8328  CODEN: ITCSCH  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
ダミービットラインと単語ラインを採用するオフセットキャンセルセンシング回路(SCC-OCSC)によるスネーク電流補償方式を提案して,交差点メモリアレイにおけるスネーク電流問題を解決した。スネーク電流は,高抵抗セル,特に読取電流を汚染することにより,読取操作を乱すので,センシング収率を劣化させる。sneak電流がアレイサイズに比例して増加するので,アレイサイズはターゲットセンシング収率を達成するために制限され,高密度メモリの実現を困難にする。提案したSCC-OCSCは,2つの相を通してスネーク電流を相殺する。第1フェーズでは,検出回路にダミーBLまたはWLを接続することにより,スネーク電流をサンプリングした。第2フェーズでは,第1フェーズでサンプリングされた電流を差し引くことにより,スネーク電流を補償した。さらに,センシング収率はオフセット消去法を適用することにより強化され,2つの相で同じセンシング回路を共有する。ダミーBLとWLを有する提案したSCC-OCSCsは,それぞれ,一般に使われるバイアス方式,浮遊および半V_DD方式を用いて,読取マージンを効果的に改善した。65nm CMOS技術によるレイアウト後センシング回路を含むモンテカルロシミュレーションにおいて,センシング収率が著しく改善されることを検証した。したがって,単一センシング回路に割り当てられたアレイサイズは,SCC-OCSCで8回まで拡張され,必要なセンシング回路の数の減少で88%の面積低減をもたらす。性能は66%と25%と改善され,一方,電力消費は,それぞれ,浮遊方式におけるダミーBLを有するSCC-OCSCと,半V_DD方式におけるダミーWLを有するSCC-OCSCによって,47%と37%として改善された。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る