文献

J-GLOBAL ID：202202253915509804   整理番号：22A1063880

二重電源電圧によるDTMOS技術を用いた演算増幅器設計【JST・京大機械翻訳】

Operational Amplifier Design Employing DTMOS Technique with Dual Supply Voltages

著者 (4件)： Alaybeyoglu Ersin (Department of Electrical and Electronics Engineering, Bartin University, Bartin 74100, Turkey) ,  Alaybeyoglu Ersin (Department of Electronics and Communication Engineering, Istanbul Technical University, Istanbul 34467, Turkey) ,  Ozenli Deniz (Department of Electronics Engineering, National Defence University, Air Force Academy, Istanbul 34149, Turkey) ,  Ozenli Deniz (Department of Electronics and Communication Engineering, Istanbul Technical University, Istanbul 34467, Turkey)
資料名： Journal of Circuits, Systems, and Computers  (Journal of Circuits, Systems, and Computers)
巻： 31  号： 2  ページ： 2250035  発行年： 2022年 
JST資料番号： W0526A  ISSN： 0218-1266  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： シンガポール (SGP)  言語： 英語 (EN)

抄録/ポイント： 本研究では,二重電源電圧を有する携帯機器用の演算増幅器(OPAMP)を提示した。設計を,入力共通モード範囲(ICMR),利得,および共通モード阻止率(CMRR)を改善するために,コア設計のための600[数式:原文を参照]mV供給とバイアス回路のための1.8[数式:原文を参照]V供給によって実現した。設計した増幅器を動的閾値電圧MOSFET(DTMOS)トランジスタで実装し,電力消費を低減し,設計の性能を増加させた。コア設計の電力消費は2[数式:原文を参照]μWとして得られ,バイアス回路は7.38[数式:原文を参照]μWを消費する。異なる供給電圧の応用は,回路の利得を大きく増大させ,回路は,10.2[数式:原文を参照]dBのDC利得と3.41[数式:原文を参照]MHz利得帯域幅製品(GBW)を示した。設計した回路のCMRRは84.22[数式:原文を参照]dBであった。シミュレーションは,0.18[数式:原文を参照]μm CMOS技術によるCadence環境で行った。Copyright 2022 World Scientific Publishing Company All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 閾値 ,  *増幅器 ,  *電圧 ,  トランジスタ ,  電力消費 ,  *演算増幅器 ,  MOSFET ,  入力 ,  利得 ,  帯域幅 ,  CMOS
準シソーラス用語： バイアス回路 ,  供給電圧 ,  *電源電圧 ,  携帯機器 ,  動的閾値 , 【Automatic Indexing@JST】

著者キーワード (3件)： CMOSアナログ集積回路 ,  演算増幅器 ,  DTMOS

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (3件)： 電源電圧 ,  演算増幅器 ,  設計