文献

J-GLOBAL ID：202202254618594533   整理番号：22A0979519

コンデンサ支援二重インダクタフィルタリングによるラダーSCネットワークを採用した2.5~5MHz 87%ピーク効率48V~1V集積ハイブリッドDC-DCコンバータ【JST・京大機械翻訳】

A 2.5-5MHz 87% Peak Efficiency 48V-to-1V Integrated Hybrid DC-DC Converter Adopting Ladder SC Network with Capacitor-Assisted Dual-Inductor Filtering

著者 (3件)： Chen Chen (University of Texas at Dallas,Richardson,TX) ,  Liu Jin (University of Texas at Dallas,Richardson,TX) ,  Lee Hoi (University of Texas at Dallas,Richardson,TX)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2022  号： ISSCC  ページ： 234-236  発行年： 2022年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 大きいデータ分析における急速な発展によって,非分離48V-to-1V変換器は,CPUとメモリにおける増加した電力消費をサポートするための競合選択を提供する。小さな出力対入力変換比(CR)を実現するためには,従来のバック(CB)変換器は,高周波動作を制限し,高い電力損失を招く非常に短いスイッチオンタイムに悩まされる。より低い電圧定格デバイスを有するスイッチドキャパシタ(SC)変換器は,高い入力電圧,V_lNを縮小できるが,固定変換比の下では,高効率を達成できる。ハイブリッド変換器は,CBとSC変換器の利点を組み合わせるために最近出現した。飛行-キャパシタマルチレベル(FCML)とハイブリッドDickson(HD)[2]のような変換器トポロジーは,連続変換範囲を実現するためにSCネットワーク後に外部出力LCフィルタを採用する。しかし,[1]と[2]の飛行コンデンサは定常状態で適切な電圧平衡を必要とするので,スイッチング周波数,f_SWは,コンバータが小さなCR条件下で飛行コンデンサの増加した数のバランスをとる必要があるとき,著しく減速できる。二重ステップダウン(DSD)[3]およびトリ状態DSD[4]トポロジーは,2つのインダクタを用いて二重f_SWを二重にできるが,それらのCRは48Vから1Vへの変換をサポートする能力を制限するD/2である。12レベルの直列キャパシタ変換器[5]トポロジーはCRを著しく減少させるが,外部成分として11の飛行コンデンサとGaN FETを必要とする。また,コンバータは12相動作をサポートするために24オンチップ電力トランジスタを持ち,大きなチップ面積をもたらした。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 位相幾何学 ,  記憶装置 ,  *コンデンサ ,  電圧 ,  *ネットワーク ,  電力消費 ,  電力トランジスタ ,  HF【周波数】 ,  飛翔 ,  SC回路
準シソーラス用語： LCフィルタ ,  高効率 ,  オンチップ ,  電力損失 ,  スイッチング周波数 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (7件)： コンデンサ ,  支援 ,  ラダー ,  Sc ,  採用 ,  集積 ,  DC-DCコンバータ