文献

J-GLOBAL ID：202202254680171935   整理番号：22A0979530

高速データリンクのための広帯域,低雑音デルタ直交遅延ロックループを持つ65nm CMOS,3.5~11GHz,Low-Than-1.45LSB-INLpp,7bツイン位相補間器【JST・京大機械翻訳】

A 65nm CMOS, 3.5-to-11GHz, Less-Than-1.45LSB-INL_pp, 7b Twin Phase Interpolator with a Wideband, Low-Noise Delta Quadrature Delay-Locked Loop for High-Speed Data Links

著者 (2件)： Wang Zhaowen (Columbia University,New York,NY) ,  Kinget Peter R. (Columbia University,New York,NY)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2022  号： ISSCC  ページ： 292-294  発行年： 2022年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： データを移動させる必要性は,ワイヤライントランシーバ速度と電力消費に関する要求を押す。多重I/Oトランシーバは単一チップ上に統合され,大域的クロック分布と局所クロック生成は総電力消費のかなりの部分(Fig.17.6.1)を取る。位相補間器(PI)は,局所クロックのための位相デスクイと周波数シフトを提供するので,トランシーバのローカルクロック発生器の重要なブロックである。局所多相クロック発生器(MPCG)は,グローバル差動クロックからPIsのための多相入力クロックを生成する。従来の4相クロック補間PIsは,AM-to-PM変換による固有配置位相誤差と線形性劣化により,線形性が乏しい。8相クロック補間PIsは線形性を改善するが,8-位相クロック生成はパワーハンガリーと雑音リング発振器[2]-[4]を必要とする。8相クロック発生器も大きな面積を占め,その動作周波数はリング発振器の振動周波数によって制限される。注入同期PIは,大きな線形性と電力効率を示すが,それらの動作周波数は,それらのコアリング発振器によって制限され,それは,多数のステージ[5]を有する。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *雑音 ,  クロック ,  電力消費 ,  注入同期 ,  *内挿法 ,  送受信機 ,  多重化 ,  *位相 ,  *広帯域 ,  *直交性 ,  多相 ,  リング発振器
準シソーラス用語： クロック発生器 ,  位相誤差 ,  動作周波数 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (8件)： データリンク ,  広帯域 ,  低雑音 ,  デルタ ,  遅延ロックループ ,  CMOS ,  位相 ,  補間器