文献

J-GLOBAL ID：202202257178713646   整理番号：22A0787654

エッジデバイス上のMPSoCを用いた深層学習アプリケーションのためのタスク並列性ランタイム解【JST・京大機械翻訳】

A Task Parallelism Runtime Solution for Deep Learning Applications using MPSoC on Edge Devices

著者 (3件)： Jiang Hua (Xilinx Inc,San Jose,USA) ,  Chakravarthy Raghav (Centennial High School,Ellicott City,USA) ,  Ravikumar V C (Xilinx Inc,San Jose,USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2022  号： ASP-DAC  ページ： 268-274  発行年： 2022年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： エッジデバイス上のAIは,最近数年間にわたって普及している。エッジデバイス上のAI/MLモデルの配置と加速に焦点を当てた多くの研究プロジェクトTVM[5]TensorFlow lite[6]がある。これらの解は,サポートされたハードウェアバックエンド上で最良の性能を達成するために,オペレータ融合,入れ子並列化,メモリ待ち時間隠蔽[5]などを用いて,エッジデバイス上のAI/MLモデルを加速するために,主にデータ並列性を使用した。しかし,ハードウェアが複数の異種ハードウェアバックエンドをサポートするとき,最適性能を達成するためにデータ並列性に加えてタスク並列性をサポートすることが重要である。タスクレベル並列性[7][8]は,チップ上のマルチプロセッサシステム(MPSoC)で利用可能な様々な異質なバックエンドでスケジュールできる複数のタスクにAI/MLモデルをブレークダウンするのを助ける。提案解法では,AI/ML計算グラフを取り上げ,DAGの各ノードが元の計算グラフのサブグラフを表すような有向非巡回グラフ(DAG)にそれを破壊する。DAGのノードは,対応するハードウェアバックエンドのための最適性能を達成するために,自動同調器を用いて発生する。ノードは,標的ハードウェアバックエンドのためにバイナリ実行可能にコンパイルされ,著者らの機械学習フレームワーク,XTA[9]を拡張し,DAGを生成する。XTA実行時間はDAGを分析し,スケジューリング構成を生成する。DAGのノードを依存性のために解析して,それに応じて並列化またはパイプライン化した。DAGにおけるノードの実行を並列化することにより,現在の解に対して30%の改善を見る。その性能は,並列にDAGのノードを実行するためにMPSoCのより多くのハードウェアバックエンドコアを使用することによってさらに最適化することができて,それは既存の解法において欠けた。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 記憶装置 ,  最適化 ,  スケジューリング ,  オペレータ ,  部分グラフ ,  同調器 ,  マルチプロセッサシステム ,  *応用プログラム ,  ハードウェア ,  待ち時間 ,  機械学習 ,  オクルージョン
準シソーラス用語： 実行時間 ,  DAG【グラフ】 ,  *深層学習 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (7件)： エッジ ,  MPSoC ,  深層学習 ,  アプリケーション ,  タスク ,  タイム ,  解