文献

J-GLOBAL ID：202202259844820874   整理番号：22A1156456

フォールトトレラント多数決ゲートを用いた効率的なQCAフル加算器の設計と実装【JST・京大機械翻訳】

Design and implementation of efficient QCA full-adders using fault-tolerant majority gates

著者 (5件)： Bravo-Montes J. A. (ARIES Research Center, Universidad Antonio de Nebrija, Madrid, Spain) ,  Martin-Toledano A. (ARIES Research Center, Universidad Antonio de Nebrija, Madrid, Spain) ,  Sanchez-Macian A. (ARIES Research Center, Universidad Antonio de Nebrija, Madrid, Spain) ,  Ruano O. (ARIES Research Center, Universidad Antonio de Nebrija, Madrid, Spain) ,  Garcia-Herrero F. (ARIES Research Center, Universidad Antonio de Nebrija, Madrid, Spain)
資料名： Journal of Supercomputing  (Journal of Supercomputing)
巻： 78  号： 6  ページ： 8056-8080  発行年： 2022年 
JST資料番号： T0418A  ISSN： 0920-8542  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： CMOS技術は製造プロセスのスケーリングにおいて物理的限界に直面している。したがって,より小さな領域におけるより良い設計の開発を深めるためには,他の代替案を探す必要がある。最も研究された方法の1つは,量子セルラオートマトン(QCA)である。しかし,製造工程の間,その信頼性の短所があり,高い誤り率は,改善が困難である。この技術に基づくより信頼できるオペレータの設計に寄与するために,新しいフォールトトレラントフルアダをこの論文で提示する。提案した解決策は,以前に提案されたものと比較して,57.14%までの面積,最大36.27%までの全エネルギー散逸,および1サイクルあたりの平均エネルギー散逸を36.22%まで改善した。電力消費のこの低減は,特にQCAを低温環境で運転しなければならないので,QCAをより競合させるのに重要である。Copyright The Author(s), under exclusive licence to Springer Science+Business Media, LLC, part of Springer Nature 2021 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 設計 ,  信頼性 ,  オペレータ ,  電力消費 ,  *加算器 ,  面積 ,  *多数決論理 ,  セルラオートマトン ,  誤り率 ,  スケーリング【計数】 ,  *フォールトトレランス ,  生産工程 ,  エネルギー散逸
準シソーラス用語： CMOS技術 , 【Automatic Indexing@JST】

著者キーワード (4件)： 設計 ,  耐故障性 ,  QCA設計者 ,  量子セルラオートマトン

分類 (1件)： 論理回路  (NC05070B)

タイトルに関連する用語 (7件)： フォールトトレラント ,  多数決 ,  ゲート ,  QCA ,  加算器 ,  設計 ,  実装