文献

J-GLOBAL ID：202202264542970321   整理番号：22A0569221

KAバンドCMOS電力増幅器における帯域幅と効率向上のための新しい設計戦略【JST・京大機械翻訳】

A new design strategy for bandwidth and efficiency enhancement in KA band CMOS power amplifier

著者 (3件)： Mirzajani Darestani Mohammad Sadegh (Department of Electrical Engineering, Arak Branch, Islamic Azad University, Arak, Iran) ,  Tavakoli Mohammad Bagher (Department of Electrical Engineering, Arak Branch, Islamic Azad University, Arak, Iran) ,  Amiri Parviz (Department of Electrical Engineering, Shahid Rajaee Teacher Training University, Tehran, Iran)
資料名： Circuit World  (Circuit World)
巻： 48  号： 1  ページ： 14-27  発行年： 2022年 
JST資料番号： H0927A  ISSN： 0305-6120  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 目的:本報告の目的は,電力増幅器の帯域幅と効率を高める新しい設計戦略を提案することである。設計/方法論/アプローチ:導入した設計戦略を実現するため,Kaバンド,すなわち26.5~40GHzの周波数範囲で動作するTSMC CMOS 0.18um技術を用いて電力増幅器を設計した。電力増幅器を設計するため,まず,非常に広い帯域幅,すなわち1~40GHzの電力分割器(PD)を設計し,全Kaバンドをカバーした。設計したDoherty電力増幅器は,主と補助と呼ばれる2つの異なる増幅経路で構成した。2つの経路のそれぞれにおける信号を増幅するために,カスケード分散型電力増幅器を使用した。分散構造とカスケード構造を組み合わせる主な理由は,電力増幅器の利得と線形性を増加させることであった。結果:設計したパワーデバイダの測定結果はシミュレーション結果と良く一致した。電力増幅器の導入した構造のシミュレーション結果は,26~35GHzの周波数における提案した電力増幅器の利得が30dB以上であることを示した。全Kaバンドにおける電力増幅器の入力と出力におけるリターン損失のダイアグラムは-8dB未満であった。設計した電力増幅器の最大電力付加効率(PAE)は80%であった。導入した構造の出力P1dBは36dBであり,電力増幅器の出力電力は36dBmであった。最後に,電力増幅器のIP3値は約17dBであった。独創性/価値:本論文で提示した戦略は,Dohertyと分散構造の使用と,同時にそれらの利点から利益を得る新しい広帯域電力分配器に基づいている。Copyright 2022 Emerald Publishing Limited All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 効率 ,  シミュレーション ,  *効率化 ,  *電力増幅器 ,  線形性 ,  利得 ,  *帯域幅 ,  広帯域 ,  *拡大 ,  パワーデバイダ ,  周波数帯 ,  イノシトールトリスリン酸 ,  電力付加効率 ,  *CMOS
準シソーラス用語： Kaバンド ,  出力電力 , 【Automatic Indexing@JST】

著者キーワード (5件)： CMOS電力増幅器 ,  分散構造 ,  Doherty電力増幅器 ,  Kaバンド ,  電力分配器

分類 (3件)： アンテナ  (ND06000M) ,  固体デバイス材料  (NC03020K) ,  プリント回路  (NA05040O)

タイトルに関連する用語 (6件)： Kaバンド ,  CMOS ,  電力増幅器 ,  帯域幅 ,  効率向上 ,  設計戦略