文献

J-GLOBAL ID：202202265352167317   整理番号：22A0631008

周波数固定全域通過フィルタベースの単相位相同期ループの開発【JST・京大機械翻訳】

Development of Frequency-Fixed All-Pass Filter-Based Single-Phase Phase-Locked Loop

著者 (5件)： Gautam Samir (School of Electrical and Information Engineering, The University of Sydney, Sydney, NSW, Australia) ,  Xiao Weidong (School of Electrical and Information Engineering, The University of Sydney, Sydney, NSW, Australia) ,  Lu Dylan Dah-Chuan (School of Electrical and Data Engineering, The University of Technology Sydney, Sydney, Sydney, NSW, Australia) ,  Ahmed Hafiz (Nuclear Futures Institute, Bangor University, Bangor, U.K.) ,  Guerrero Josep M. (Department of Energy Technology, Aalborg University, Aalborg, Denmark)
資料名： IEEE Journal of Emerging and Selected Topics in Power Electronics  (IEEE Journal of Emerging and Selected Topics in Power Electronics)
巻： 10  号： 1  ページ： 506-517  発行年： 2022年 
JST資料番号： W2402A  ISSN： 2168-6777  CODEN： IJESN2  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 位相同期ループ(PLL)は,グリッドインタフェイス電力変換器の同期において広く使われている。1つの解決策は直交信号発生(OSG)に基づいており,それは適切な操作のためにグリッド周波数情報を必要とする。本論文は,単相グリッド相互接続のためのPLL機能を達成する新しい解決策を開発したが,全パスフィルタPLL(APF-PLL)の伝統的アーキテクチャにおける付加的周波数フィードバックループを根絶した。4つの新しいトポロジーを,それらの小信号モデリングと動的解析と共に開発した。それらの動的応答,定常状態精度,実装,および外乱排除能力に関する完全な比較を実施した。最後に,周波数固定(FF)APF-PLLの最良のアプローチを,時間遅れ(TD)と二次一般化積分器(SOGI)ファミリーに属する周波数適応APF-PLLとFFPLLを用いて実験的に評価した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 位相幾何学 ,  動的応答 ,  積分器 ,  *位相同期ループ ,  相互接続 ,  *全域通過フィルタ ,  *周波数同期 ,  電力変換器 ,  *周波数 ,  *単相 ,  計算機アーキテクチャ ,  動的解析
準シソーラス用語： フィードバックループ ,  時間遅れ ,  定常状態 , 【Automatic Indexing@JST】

分類 (3件)： 電動機  (NB07030U) ,  風力発電  (NB03120Q) ,  固体デバイス一般  (NC03010Z)

タイトルに関連する用語 (5件)： 周波数固定 ,  全域通過フィルタ ,  単相 ,  位相同期ループ ,  開発