文献

J-GLOBAL ID：202202265861371614   整理番号：22A0959710

連続時間遅延ベース積分器を持つ連続時間シグマデルタ変調器【JST・京大機械翻訳】

A Continuous-Time Sigma-Delta Modulator With Continuous-Time Delay-Based Integrator

著者 (3件)： Xiong Jiu (Department of Electrical and Computer Engineering, University of Texas at Dallas, Richardson, TX, USA) ,  Liu Jin (Department of Electrical and Computer Engineering, University of Texas at Dallas, Richardson, TX, USA) ,  Lee Hoi (Department of Electrical and Computer Engineering, University of Texas at Dallas, Richardson, TX, USA)
資料名： IEEE Transactions on Circuits and Systems 2: Express Briefs  (IEEE Transactions on Circuits and Systems 2: Express Briefs)
巻： 69  号： 3  ページ： 914-918  発行年： 2022年 
JST資料番号： W0347A  ISSN： 1549-7747  CODEN： ITCSFK  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： この短報では,連続時間遅延に基づく新しい積分器設計による連続時間シグマデルタ変調器を示した。それは高利得増幅器の必要性を排除し,一方変調器のためのループ利得を提供した。それは,付加的フィードバック経路なしで過剰なループ遅れを本質的に補償することができた。提案した積分器は,より良いプロセススケーラビリティのために高電力効率で低電源電圧の下で動作できるコンパクトな変調器設計を可能にする。2次変調器プロトタイプを0.18μmCMOSで作製した。測定結果は,それが500MHzのサンプリング周波数で4MHzの信号帯域幅にわたって66dBのダイナミックレンジと60dBのSNDRを持ち,一方1.4Vの電源から1.92mWを散逸することを示した。286fJ/変換のFOM_Wを達成した。それはチップ面積の0.039mm2を占めるだけであった。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 増幅器 ,  *積分器 ,  *変調器 ,  遅れ ,  経路 ,  利得 ,  ダイナミックレンジ ,  *連続時間系 ,  電力効率 ,  プロトタイプ
準シソーラス用語： 電源電圧 ,  サンプリング周波数 ,  SNDR ,  チップ面積 ,  *ΣΔ変調器 , 【Automatic Indexing@JST】

分類 (1件)： 信号理論  (ND02020G)

タイトルに関連する用語 (4件)： 時間遅延 ,  積分器 ,  連続時間 ,  シグマデルタ変調器