文献

J-GLOBAL ID：202202265887601666   整理番号：22A0984537

加速器の高位合成のためのメモリを意識した機能的IR【JST・京大機械翻訳】

Memory-Aware Functional IR for Higher-Level Synthesis of Accelerators

著者 (3件)： Schlaak Christof (University of Edinburgh, United Kingdom) ,  Juang Tzung-Han (McGill University, Canada) ,  Dubach Christophe (McGill University, Canada)
資料名： ACM Transactions on Architecture and Code Optimization  (ACM Transactions on Architecture and Code Optimization)
巻： 19  号： 2  ページ： 1-26  発行年： 2022年 
JST資料番号： W5687A  ISSN： 1544-3566  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 特殊化した加速器は汎用プロセッサよりも1桁高い性能の桁を配送する。現代の作業負荷の絶えず変化する性質は,選択の基質としてフィールドプログラマブルゲートアレイ(FPGA)の採用を推進している。しかし,FPGAはハードウェア記述言語(HDL)を用いて直接プログラムするのが難しい。現代の高レベルHDL,例えば,空間とChiselは,まだハードウェア専門知識を必要とする。本論文は,機能的プログラミング概念を採用して,ハードウェア診断高レベルプログラミング抽象化を提供した。合成の間,これらの抽象化は,特定のハードウェア設計点を定義する機能的中間表現(IR)に機械的に低下する。この新規IRは,非同期オフチップメモリまたは同期オンチップバッファのような並列性と標準メモリ特徴の異なる形式を表現している。IRレベルでそのような特徴を処理することは,高性能を達成するために不可欠である。このアプローチの実行可能性を,2つのステンシル計算およびマトリックス-マトリックス乗算の最適化空間を探索することにより実証した。これらのアルゴリズムのための高レベル表現から始めて,著者らのコンパイラは,自動的に低レベルVHSICハードウェア記述言語(VHDL)コードを作り出す。Intel Arria 10 FPGA上でいくつかの設計点を評価し,異なるハードウェア特徴を利用するIRの能力を実証した。また,生成された設計は,高度に調整されたOpenCL実装と競合し,ハードウェア診断OpenCLコードより優れていることを示した。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： アルゴリズム ,  *加速器 ,  *記憶装置 ,  最適化 ,  計算機プログラミング ,  コンパイラ ,  *システム設計 ,  ハードウェア ,  演算プロセッサ ,  ハードウェア設計 ,  ハードウェア記述言語 ,  VHDL ,  FPGA
準シソーラス用語： *高位合成 ,  OpenCL ,  ステンシル計算 , 【Automatic Indexing@JST】

著者キーワード (4件)： 高位合成 ,  加速器 ,  機能性IR ,  コンパイラ

分類 (3件)： 計算機システム開発  (JD02010R) ,  専用演算制御装置  (JC04030Y) ,  汎用プログラミング言語  (JD03051H)

タイトルに関連する用語 (4件)： 加速器 ,  高位合成 ,  意識 ,  Ir