文献

J-GLOBAL ID：202202267229843139   整理番号：22A0772424

新しい接地受動素子ベース外部乗算器レスメムエレメントエミュレータが浮遊式メミネーダとメムリスタを実現する【JST・京大機械翻訳】

New grounded passive elements-based external multiplier-less memelement emulator to realize the floating meminductor and memristor

著者 (2件)： Bhardwaj Kapil (Department of Electronics and Communication Engineering, National Institute of Technology Jamshedpur, Jamshedpur, India) ,  Srivastava Mayank (Department of Electronics and Communication Engineering, National Institute of Technology Jamshedpur, Jamshedpur, India)
資料名： Analog Integrated Circuits and Signal Processing  (Analog Integrated Circuits and Signal Processing)
巻： 110  号： 3  ページ： 409-429  発行年： 2022年 
JST資料番号： W0439A  ISSN： 0925-1030  CODEN： AICPEF  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 本研究では,新しいメム要素エミュレータ構成を報告した。この提案した構成を用いて,採用した受動素子の適切な選択を通して,浮動性メミダクタとメムリスタ要素の機能を実現した。提示したエミュレータ回路は,CMOSCC(修正VDCC)とOTAに基づいており,CMOSは,電子可変ABB(Active Blocks)を実装した。設計した回路は,2つのABBと3つの接地受動要素のみを採用した。著者の知識として,浮遊アーキテクチャによるそのようなエミュレーション構成はこれまで報告されていないので,外部乗数IC/回路,受動インダクタ,あるいは外部に採用されたメム要素による突然変異を使用せずに,2つのメム要素の挙動を実現できる。それは,電子/抵抗可変エミュレート応答と接地受動素子の使用のような他の利点とともに,注目すべき設計特徴として考えられる。さらに,提案した回路を,採用したブロックの非理想性と異なるポート寄生性を考慮して研究した。検証目的のために,CMOS0.18μmTSMC技術パラメータを有するPSPICEシミュレーション環境を選択した。開発したエミュレータ回路を用いて設計した応用例回路を通して,実現したメミティブおよびメムリスティブ挙動の機能を検証した。その後,提案したエミュレータ回路の商用ICベース実現を示し,実験結果を論じた。Copyright The Author(s), under exclusive licence to Springer Science+Business Media, LLC, part of Springer Nature 2021 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： シミュレーション ,  *接地 ,  *乗算器 ,  抵抗 ,  浮遊 ,  突然変異 ,  エミュレーション ,  回路 ,  *回路部品 ,  インダクタ ,  ポート ,  *エミュレータ ,  計算機アーキテクチャ ,  CMOS
準シソーラス用語： *受動素子 ,  *メモリスタ , 【Automatic Indexing@JST】

著者キーワード (4件)： メムエレメントエミュレータ ,  メモリスタ ,  メミンダクタ ,  MVDCC

分類 (3件)： LCR部品  (NA05030D) ,  その他の電子回路  (NC05090X) ,  フィルタ一般  (NC04021I)

タイトルに関連する用語 (4件)： 接地 ,  受動素子 ,  乗算器 ,  メムリスタ