文献
J-GLOBAL ID:202202268862047103   整理番号:22A0917808

IOT応用において用いられる45nm CMOS技術を用いた高速センス増幅器のポストシミュレーション【JST・京大機械翻訳】

Post Simulation of High Speed Sense Amplifiers using 45 nm CMOS Technology Used in IOT Application
著者 (2件):
資料名:
巻: 2022  号: PARC  ページ: 1-6  発行年: 2022年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本研究では,45nm技術ノードを用いたメモリの新しいセンス増幅器成分の事後シミュレーションを紹介した。提案した設計を,歩調のvirtuoso EDAツールにおける物理的設計を通して行った。メモリチップ性能を決定するために,完全なメモリセルと結果を解析した。電流モード,電圧モード,および電荷移動型センス増幅器のような3種類のセンス増幅器を導入しながら,待ち時間の問題,電力消費を解いた。センシング技術はメモリシステム,CPU(中央処理ユニット),およびハイエンドサーバ,IOTアプリケーションにおいて非常に不可欠であり,新しいセンス増幅器(SA)が必要である。SRAMは,SRAM,DRAM,およびROM,PROM,およびセンス増幅器のような不揮発性メモリを含む,他のタイプのメモリを実行する。45nm CMOS技術を用いて,ユニークなセンス増幅器を有する6T SRAMセルを構築した。様々な種類のセンス増幅器のセンシング待ち時間と電力と領域を,より低い技術ノードで分析する。トランジスタサイジングの付与により,種々のセンス増幅器を解析し,そして,歩調のvirtuoso EDAツールを用いて検証した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
図形・画像処理一般 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る