文献

J-GLOBAL ID：202202268959781243   整理番号：22A0881468

FPGAを用いたリアルタイムステレオマッチングシステムの構築

An Implementation of a Real-time Stereo Matching System on FPGA

著者 (4件)： WEI Kaijie (慶応大) ,  久野祐輝 (マレリ) ,  新井正敏 (埼玉大) ,  天野英晴 (慶応大)
資料名： 電子情報通信学会技術研究報告(Web)  (IEICE Technical Report (Web))
巻： 121  号： 342(VLD2021 49-75)  ページ： 90-95 (WEB ONLY)  発行年： 2022年01月17日 
JST資料番号： U2030A  ISSN： 2432-6380  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 三次元データを自動運転システムにおいて利用するために,リアルタイムでデータを処理する必要があり,デプスマップが広く使われている。コンピュータビションの分野では,デプスマップを生成するために,様々なアルゴリズムが開発されたが,中でもステレオマッチングが広く用いられている。FPGAのプラットフォームは,性能と消費電力の点で優れており,本研究はZynq Ultrascale+を用いたM-KUBOSボード上に,このアルゴリズムを実装した。設計環境としては,今後のシステムのメインテナンスを考慮し,Vitis HLSを採用した。実装したステレオマッチングIPは5つのモジュールから構成され,その間をAXIストリームでデータを流す。この実装法により,性能を向上するだけでなく,リソース消費量も抑制することができる。各モジュールで入力されたデータから自動的に必要ビットサイズを検知することで,さらに性能を上げ,リソース消費量を抑制できる。Vitis HLS2020.1の結果により,1920×1080のイメージについて,構築したシステムはおよそ45.45fpsが達成できた。リアルタイムでステレオマッチングが可能であり,GPU Tegra X2の結果と比べ,1.28倍の高速化を達成した。(著者抄録)

シソーラス用語： *FPGA ,  実時間処理 ,  *ステレオマッチング ,  *自動運転 ,  最適化 ,  資源割付 ,  マイクロプロセッサ ,  専用プロセッサ ,  高速化
準シソーラス用語： GPU【プロセッサ】 ,  リアルタイム処理 ,  リソース最適化

分類 (2件)： 半導体集積回路  (NC03162T) ,  走行装置  (QG03040V)

引用文献 (20件)：

• L. Nalpantidis, G. Sirakoulis, and A. Gasteratos, “Review of stereo vision algorithms: From software to hardware,” International Journal of Optomechatronics, vol.2, pp.435-462, 11 2008.
• H. Steck, “Markov random fields for collaborative filtering,” CoRR, vol.abs/1910.09645, 2019.
• H. Hirschmuller, “Accurate and efficient stereo processing by semi-global matching and mutual information,” 2005 IEEE Computer Society Conference on Computer Vision and Pattern Recognition (CVPR’05), vol.2, pp.807-814 vol. 2, 2005.
• A. Lipnickas, and A. Knyš, “A stereovision system for 3-d perception,” Elektronika ir Elektrotechnika, pp.1392-1215, 04 2009.
• A. Team, “A cuda implementation performing semi-global matching,”, 2019.

タイトルに関連する用語 (2件)： FPGA ,  構築