文献

J-GLOBAL ID：202202272929094046   整理番号：22A0446620

1024以上の特性を持つ二値Galois場における乗算器のハードウェアアーキテクチャ【JST・京大機械翻訳】

Hardware Architectures of Multipliers in Binary Galois Fields with Characteristic Less Than 1024

著者 (3件)： Perhun Valerii (Peter the Great St. Petersburg Polytechnic University, St. Petersburg, Russia) ,  Rashich Andrey (Peter the Great St. Petersburg Polytechnic University, St. Petersburg, Russia) ,  Nguyen Tan Ngoc (Peter the Great St. Petersburg Polytechnic University, St. Petersburg, Russia)
資料名： Springer Proceedings in Physics  (Springer Proceedings in Physics)
巻： 268  ページ： 555-564  発行年： 2022年 
JST資料番号： W5066A  ISSN： 0930-8989  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： Galois場における乗算は,BCH符号の代数的復号器の種々のステップに積極的に使用される。短いコードは,通常,オープンFECのようなより複雑な構造のコンポーネントコードとして使われる。全体的構築の復号化は通常反復的であり,従って,コンポーネントコードの非常に速い復号器を必要とする。本論文では,短い符号復号器のための乗算器の高速ハードウェアアーキテクチャを考察し,ゲート消費と様々なフィールドサイズのクリティカルパス長に関して注意深く比較した。最良のアーキテクチャ候補を,フィールドサイズと要求に応じて提案する。Copyright The Author(s), under exclusive license to Springer Nature Switzerland AG 2022 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *乗算器 ,  BCH符号 ,  復号器 ,  復号化 ,  *計算機アーキテクチャ ,  クリニカルパス

著者キーワード (9件)： 乗算器 ,  二値Galois場 ,  多項式 ,  カラツバ ,  ハイブリッド ,  アーキテクチャ ,  実装 ,  ゲート ,  クリティカルパス

分類 (1件)： 符号理論  (ND02030R)

タイトルに関連する用語 (3件)： 二値 ,  乗算器 ,  ハードウェアアーキテクチャ