文献

J-GLOBAL ID：202202273179842657   整理番号：22A0951933

H.265/HEVCビデオ符号化の動き推定過程における絶対差分計算の和のためのエネルギー効率の良いシステムオンチップ再構成可能アーキテクチャ設計【JST・京大機械翻訳】

Energy-efficient system-on-chip reconfigurable architecture design for sum of absolute difference computation in motion estimation process of H.265/HEVC video encoding

著者 (2件)： Chandran K.R. Sarath (Department of Computer Science and Engineering, Sri Sivasubramaniya Nadar College of Engineering, Chennai, India) ,  Chandramani Premanand Venkatesh (Department of Electronics and Communication Engineering, Sri Sivasubramaniya Nadar College of Engineering, Chennai, India)
資料名： Concurrency and Computation: Practice & Experience  (Concurrency and Computation: Practice & Experience)
巻： 34  号： 8  ページ： e5461  発行年： 2022年 
JST資料番号： W2542A  ISSN： 1532-0626  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 動き推定は,任意のビデオ符号化の重要で計算集約的な部分である。この論文の目的は,H.265/HEVCビデオ処理におけるブロックマッチングベースの動き推定のための加工要素ベースのハードウェア設計の粗くて微細な再構成を設計することである。絶対差(SAD)の和は,運動推定プロセスにおけるブロックマッチングのための一般的に使用される基準である。ユーザ入力を粗い再構成のパラメータとして採用し,SADの閾値を微細再構成のために考慮した。処理要素はSAD計算を行うために設計されたハードウェアユニットである。本研究では,H.265/HEVC符号器のためのブロックベース動き推定のためのハードウェアを,SAD値を計算する多重処理要素を用いて設計した。システムオンチップアーキテクチャを実装し,入力ビデオ品質要求に基づいてアーキテクチャを動的に再構成することにより,電力と面積利用の観点から最適化を検証した。Copyright 2022 Wiley Publishing Japan K.K. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 最適化 ,  閾値 ,  電力 ,  多重処理 ,  符号器 ,  再構成 ,  *録画装置 ,  ハードウェア ,  *超LSI ,  ハードウェア設計 ,  パターンマッチング ,  *計算機アーキテクチャ ,  *画像符号化 ,  動き推定
準シソーラス用語： *システムオンチップ ,  *ビデオ符号化 ,  ブロックマッチング ,  ビデオ品質 , 【Automatic Indexing@JST】

著者キーワード (5件)： 動き推定 ,  加工要素 ,  再構成 ,  絶対差の和 ,  チップ上のシステム

分類 (2件)： 図形・画像処理一般  (JE04010I) ,  専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (10件)： HEVC ,  ビデオ符号化 ,  動き推定 ,  過程 ,  差分 ,  計算 ,  エネルギー効率 ,  システムオンチップ ,  再構成可能アーキテクチャ ,  設計