文献

J-GLOBAL ID：202202273772166550   整理番号：22A0984849

実処理インメモリアーキテクチャ上の効率的なスパース行列ベクトル乗算に向けたスパースP【JST・京大機械翻訳】

SparseP Towards Efficient Sparse Matrix Vector Multiplication on Real Processing-In-Memory Architectures

著者 (6件)： Giannoula Christina (ETH Zuerich & National Technical University of Athens, Athens, Greece) ,  Fernandez Ivan (ETH Zuerich & University of Malaga, Malaga, Spain) ,  Luna Juan Gomez (ETH Zuerich, Zuerich, Switzerland) ,  Koziris Nectarios (National Technical University of Athens, Athens, Greece) ,  Goumas Georgios (National Technical University of Athens, Athens, Greece) ,  Mutlu Onur (ETH Zuerich, Zuerich, Switzerland)
資料名： Proceedings of the ACM on Measurement and Analysis of Computing Systems  (Proceedings of the ACM on Measurement and Analysis of Computing Systems)
巻： 6  号： 1  ページ： 1-49  発行年： 2022年 
JST資料番号： W5682A  ISSN： 2476-1249  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 何十年の研究努力の後,いくつかの製造業者は,すでに,近バンク処理-In-Memory(PIM)アーキテクチャを商業化し始めた。近バンクPIMアーキテクチャはDRAMバンクに近い単純なコアを配置する。最近の研究は,それらがデータアクセスコストを緩和することによって,並列アプリケーションにおいて著しい性能とエネルギー改良をもたらすことができることを証明した。実際のPIMシステムは,高レベルの並列性,大きな集合メモリ帯域幅,および低いメモリアクセス待ち時間を提供することができ,それにより,スパース行列ベクトル乗算(SpMV)カーネルを加速するための良い適合である。SpMVは,最も重要で徹底的に研究された科学的計算カーネルの1つとして特性化された。それは,主にそのアルゴリズム的性質,用いた圧縮行列フォーマット,および与えられた入力行列のスパース性パターンにより,集中メモリアクセスを有するメモリ結合カーネルである。本論文は,実世界PIMアーキテクチャに関するSpMVの最初の包括的解析を提供し,実際のPIMアーキテクチャのための最初のSpMVライブラリであるSparsePを提示した。3つの重要な貢献を行った。最初に,多様な圧縮行列フォーマット,並列スレッドを横断する負荷分散方式および(3)同期アプローチを含むマルチスレッドPIMコアに対するSpMVに関する多様なソフトウェア戦略を実装し,単一マルチスレッドPIMコアの計算機限界を特性化した。第二に,複数のPIMコアを横切る様々な負荷分散方式と,数千のPIMコアのSpMVを実行するための2種類のデータ分割技術を設計した。(1)1D分割カーネルは,PIMコアのみを用いて完全なSpMV計算を行い,(2)2D分割カーネルは,計算とデータ転送コストの間のバランスをPIM可能メモリに絞った。第3に,SpMVカーネルのために,様々なデバイス,すなわちメモリ中心PIMシステムと従来のプロセッサ中心CPU/GPUシステムの両方の性能とエネルギー効率を研究するために,Intel Xeon CPUとNVIDIA Tesla V100GPUに2528PIMコアを有する実世界PIMシステムに関するSpMV実行を比較した。SparsePソフトウェアパッケージは,4つの最も広く使われている圧縮マトリックスフォーマット,すなわち,CSR,COO,BCSRおよびBCOO,および広範囲のデータタイプをサポートする,実際のPIMシステムのための25SpMVカーネルを提供する。SparsePはhttps://github.com/CMU-SAFARI/SparsePで公的かつ自由に利用可能である。様々なスパース性パターンを持つ26行列を用いた著者らの広範な評価は,実際のPIMシステム上のSpMVカーネルを効率的に加速するためのソフトウェア設計者とハードウェア建築家のための新たな洞察と推奨を提供する。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 圧縮 ,  アルゴリズム ,  *記憶装置 ,  *ベクトル ,  原価 ,  *乗算 ,  プログラムパッケージ ,  帯域幅 ,  待ち時間 ,  接続 ,  *計算機アーキテクチャ ,  マルチスレッド ,  ライブラリ【計算機】 ,  スレッド ,  *スパース行列
準シソーラス用語： メモリアクセス , 【Automatic Indexing@JST】

著者キーワード (14件)： ベンチマーキング ,  データ移動ボトルネック ,  ドラム ,  高性能コンピューティング ,  hpc ,  記憶システム ,  マルチコア ,  近データ処理 ,  メモリの処理 ,  実システム特性評価 ,  スパース行列-ベクトル乗算 ,  spmv ,  spmvライブラリ ,  作業負荷の特性化

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  数値計算  (JE02000J)

タイトルに関連する用語 (3件)： スパース行列 ,  ベクトル ,  乗算