文献

J-GLOBAL ID：202202275454998145   整理番号：22A0779570

改良詳細ルーティング収束のためのインルートピンアクセス駆動配置精密化【JST・京大機械翻訳】

In-Route Pin Access-Driven Placement Refinement for Improved Detailed Routing Convergence

著者 (4件)： Kahng Andrew B. (Department of Electrical and Computer Engineering, University of California at San Diego, La Jolla, CA, USA) ,  Kuang Jian (Block Implementation Department, Cadence Design Systems, Inc., San Jose, CA, USA) ,  Liu Wen-Hao (Block Implementation Department, Cadence Design Systems, Inc., San Jose, CA, USA) ,  Xu Bangqi (Department of Electrical and Computer Engineering, University of California at San Diego, La Jolla, CA, USA)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 41  号： 3  ページ： 784-788  発行年： 2022年 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ピンアクセスは,先進ノードにおいてますます重要である。隣接またはセル境界ピンは,ピンアクセシビリティを劣化させ,ルーティング中の設計ルール違反(DRC)を引き起こし,それは解決するのに高価である。従来の物理的設計ツールフローは,配置段階におけるピンアクセスの p観的および/または不正確な理解を用い,ルーティング中に固定されたセルの位置を維持する。これは,ピンアクセス問題を解決できず,更なるルーティングソリューション改善をブロックできる。著者らの現在の研究のタイムラインは,最近のICCAD-2020CADコンテスト,Synopsysからの問題B定式化,Incによって確認される。(HuとYang,2020)。オーガナイザーは,従来の配置モデルから保存マージンとミスアライメント問題を除くために,どのような研究を行うかの簡潔な動機を与える。本研究では,インルート,ピンアクセス駆動局所配置精密化を開発した。広範囲の先進技術ノードにおける産業設計にわたる実験は,この最適化がルーティング収束(即ち,詳細ルーティング実行時間と初期詳細ルーティングDRC)を著しく改良できることを確認した。この最適化は,タイミング劣化なしに輻輳とワイヤ長を低減することができる。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 最適化 ,  *経路選定 ,  精密化 ,  アクセシビリティ ,  問題 ,  コンクール ,  定式化
準シソーラス用語： 配線長 ,  実行時間 , 【Automatic Indexing@JST】

分類 (2件)： 集積回路一般  (NC03161C) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： ルーティング ,  収束 ,  精密化