文献

J-GLOBAL ID：202202276581119915   整理番号：22A1154774

機械学習モデルの効率的な訓練とハードウェア共設計【JST・京大機械翻訳】

Efficient Training and Hardware Co-design of Machine Learning Models

著者 (2件)： Mansoori Mohammad Amir (Politecnico di Torino, Turin, Italy) ,  Casu Mario R. (Politecnico di Torino, Turin, Italy)
資料名： Lecture Notes in Electrical Engineering  (Lecture Notes in Electrical Engineering)
巻： 866  ページ： 243-248  発行年： 2022年 
JST資料番号： W5070A  ISSN： 1876-1100  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： ハードウェア(Hw)における機械学習(ML)モデルを実装するために,通常,最初の設計空間探索(DSE)は,最良のML性能の探索におけるモデルハイパーパラメータを最適化し,一方,第2DSEは,最良のHw性能を有する構成を見つける。これらのステップの多重反復は,最適MLモデルが必ずしも実装できないので,必要である。設計時間を減らし,単一探査環境を持つ設計者を提供するため,著者らは,MLとHw性能の空間において,効率的なPareto曲線を生成する両方のDSEsを一度実行する,Bayes最適化(BO)とハイレベル合成(HLS)に基づく一般的フレームワークを提案した。Copyright The Author(s), under exclusive license to Springer Nature Switzerland AG 2022 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 効率 ,  最適化 ,  設計 ,  情報検索 ,  曲線 ,  多重化 ,  *モデル ,  *ハードウェア ,  FPGA ,  *機械学習
準シソーラス用語： ハイパーパラメータ ,  設計空間探索 , 【Automatic Indexing@JST】

著者キーワード (5件)： 機械学習(ML) ,  ハードウェア加速 ,  高レベル合成(HLS) ,  FPGA ,  Bayes最適化

分類 (2件)： 計算機システム開発  (JD02010R) ,  人工知能  (JE08000Z)

タイトルに関連する用語 (5件)： 機械学習 ,  モデル ,  訓練 ,  ハードウェア ,  設計