並列重複メモリ結合カーネルのための解析的性能モデル【JST・京大機械翻訳】

Afzal Ayesha; Afzal Ayesha; Hager Georg; Wellein Gerhard; Wellein Gerhard

文献

J-GLOBAL ID：202202276808303704 整理番号：22A1153413

並列重複メモリ結合カーネルのための解析的性能モデル【JST・京大機械翻訳】

Analytic performance model for parallel overlapping memory-bound kernels

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=22A1153413&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=22A1153413&from=J-GLOBAL&jstjournalNo=W2542A") }}

著者 (5件)： , , , ,
資料名：
巻： 34 号： 10 ページ： e6816 発行年： 2022年
JST資料番号： W2542A ISSN： 1532-0626 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

マルチコアプロセッサ上で動作する複雑なアプリケーションは,豊富な性能現象を示す。ccNUMAドメイン当りのコアの成長数は,システム雑音,負荷不均衡,あるいはタスクベースプログラミングモデルがスレッド脱同期に導くことができるので,メモリ結合符号の性能解析を複雑にする。したがって,すべてのコアが同じループを実行するという単純化仮定は,アップヘルドできない。HPCGベンチマークのプレーンおよび修正版に関する観測によって動機づけられて,著者らはメモリ結合ループカーネルの実行のパフォーマンスモデルを構築した。それは,アクティブコアの数に依存するメモリコンテンションドメイン上のカーネル当たりのメモリ帯域幅シェアを予測でき,他の作業負荷が対になった。必要な唯一のコード特徴は,単一スレッドメモリ帯域幅と飽和帯域幅に直接関連するカーネル当りの単一スレッドメモリ要求分率である。前者はExecution-Cache-Memory性能モデルを用いて直接あるいは予測することができる。カーネルの計算強度およびコードの詳細な構造は,有意でなかった。著者らは,Intel Broadwell,Intel Cascade Lake,およびAMD Romeプロセッサが,様々なストリーミングとステンシルカーネルをペアリングすることを検証した。カーネル当りの帯域幅シェアを予測する誤差は8%未満である。Copyright 2022 Wiley Publishing Japan K.K. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

, , , , , , , , , , , ,
, , , 【Automatic Indexing@JST】

著者キーワード (3件)： , ,

計算機システム開発 , ディジタル計算機方式一般

, ,

前のページに戻る