文献

J-GLOBAL ID：202202277101944573   整理番号：22A0971101

電力増幅器応用のためのSOI-LDMOSトランジスタのオン状態性能に及ぼすドリフト領域における二重ダミーゲートの影響【JST・京大機械翻訳】

The Effect of Dual Dummy Gate in the Drift Region on the on-State Performance of SOI-LDMOS Transistor for Power Amplifier Application

著者 (2件)： Sahoo Jagamohan (Department of Electronics and Communication Engineering, National Institute of Technology Durgapur, Durgapur, India) ,  Mahapatra Rajat (Department of Electronics and Communication Engineering, National Institute of Technology Durgapur, Durgapur, India)
資料名： Silicon  (Silicon)
巻： 14  号： 5  ページ： 2039-2050  発行年： 2022年 
JST資料番号： W4947A  ISSN： 1876-9918  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 本研究では,新しい二重ダミーゲートシリコンオンインシュレータ横方向二重拡散金属-オキシド-半導体(SOI-LDMOS)トランジスタを提案した。TCADシミュレーションは,単一ダミーゲートおよび従来のSOI-LDMOSトランジスタよりも,dc,アナログ/RF,およびスイッチング性能を高めるのに,かなり有望であることを示した。最適バイアスダミーゲート(ドリフト領域の半導体表面)の下で強い蓄積領域(SAR)を形成し,オン電流の増加を助け,それによって,On-Resistanceを減少させた。提案したデバイスは,従来のSOI-LDMOSトランジスタと比較して,オン電流(I_ON)のΔΔ93.5%の改善,相互コンダクタンス(g_m)のΔΨ144%の増加,比On抵抗(R_ON,sp)のΔΨ29%の減少,固有利得のΔΔ360%の改善を示した。ゼロ電位でのソース接触で短いダミーゲートは,フィールドプレートとして作用し,遮蔽効果のためにゲートをドレイン容量に最小化する。カットオフ周波数(f_T)と最大周波数(f_MAX)の改善を報告した。また,提案したデバイスは,ゲートをドレイン電荷(Q_GD)に低減させ,Merit R_ON,sp×Q_GDの図をΔλ_31%減少させた。電力増幅器応用に対して,1単位面積当たりの最大電力の増加を,ΔΔ52%で報告した。ダミーゲートバイアスを調整することにより,On-State性能を改善することは,電力エレクトロニクス応用に対して,簡単で,新しい,そして,費用対効果の高い技術ソリューションを与える,ことが分った。Copyright Springer Nature B.V. 2021 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： シミュレーション ,  電荷 ,  電流 ,  *トランジスタ ,  半導体 ,  酸化物 ,  *ダミー ,  *電力増幅器 ,  *ドリフト ,  利得 ,  *ゲート【半導体】 ,  ソース【半導体】 ,  パワーエレクトロニクス
準シソーラス用語： TCAD ,  二重拡散 , 【Automatic Indexing@JST】

著者キーワード (7件)： LDMOS ,  SOI ,  ダミーゲート ,  オン抵抗 ,  ゲート電荷 ,  最大発振周波数 ,  最大電力

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (9件)： 電力増幅器 ,  応用 ,  SOI ,  LDMOS ,  トランジスタ ,  オン状態 ,  ドリフト ,  ダミー ,  ゲート